登录
首页 » VHDL » fenpinqi de vhdlchengxu gongnengfnagzhen,政

fenpinqi de vhdlchengxu gongnengfnagzhen,政

于 2022-02-21 发布 文件大小:221.01 kB
0 145
下载积分: 2 下载次数: 1

代码说明:

分频器的VHDL程序,完整的建立工程,编译,功能功能仿真,验证-fenpinqi de vhdlchengxu gongnengfnagzhen,yanzheng

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • BT656_RGB
    将BT656数据流转换成RGB图像格式的数据(Converting BT656 data stream into RGB image format)
    2021-03-22 09:29:17下载
    积分:1
  • alu
    说明:  VHDL实现的算术逻辑计算单元(ALU),包括modersim测试文件,即仿真结果。(VHDL implementation of the arithmetic logic calculation unit (ALU), including modersim test file, the simulation results.)
    2011-03-26 21:18:01下载
    积分:1
  • MPSK-modulation-and-demodulati
    MPSK调制与解调VHDL程序源代码与仿真(MPSK modulation and demodulation process and VHDL source code and simulation)
    2014-02-28 15:23:56下载
    积分:1
  • PWM
    verilogHDL语言编写,简单的FPGA脉冲程序,初学者必备。(verilogHDL language, a simple FPGA pulse program, beginners must.)
    2012-12-27 11:54:45下载
    积分:1
  • QPSK_1
    QPSK调制,QPSK仿真误码率,QPSK理论误码率 , QPSK仿真误比特率 , QPSK理论误比特率 (QPSK modulation, the signal-to-noise ratio)
    2020-12-06 19:29:22下载
    积分:1
  • 基于FPGA的17阶FIR滤波器VHDL代码及说明文档
    基于FPGA的17阶FIR滤波器VHDL代码及说明文档-fpga fir
    2023-03-06 09:25:04下载
    积分:1
  • project_first
    说明:  basys3的数字钟,可以显示00.00-59.59(Digital clock of basys3,It can display 00.00-59.59)
    2019-06-18 10:37:53下载
    积分:1
  • 1
    说明:  matlab code for JTAG cable checking
    2014-02-04 19:27:39下载
    积分:1
  • VHDL的寄存器读写参考,可自己根据要求重新修改,本示范只做参考用...
    VHDL的寄存器读写参考,可自己根据要求重新修改,本示范只做参考用-Register read and write VHDL reference to their request to amend in accordance with, the reference model only
    2022-09-23 06:45:03下载
    积分:1
  • 16位浮点FFT算法的VHDL实现有测试文件!
    16位浮点FFT算法的VHDL实现有测试文件!-16-bit floating-point FFT algorithm VHDL realization of a test file!
    2022-01-28 18:16:34下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载