登录
首页 » VHDL » 基于FPGA的电子时钟设计

基于FPGA的电子时钟设计

于 2022-11-29 发布 文件大小:2.10 MB
0 101
下载积分: 2 下载次数: 1

代码说明:

具体设计内容计时功能:电子表的基本功能,要求用LCD显示,显示格式是时、分、秒;校时功能:用户可以更改当前时间。设置闹钟时间:用户可以设置闹钟时间,其操作过程与校时过程一样;整点报时开关:整点报时可以由用户设定为开启或关闭两种状态,当整点报时开启时,电子表会在整点时发出1秒的闹铃声(在UP3的板上用一个LED表示);闹钟功能开关:闹钟由用户设定为开启或关闭,当闹钟开关开启时,如果当前时间与设置的闹钟时间一致,发出长达10秒的闹铃声;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Hardware-CNN-master
    Convolutional neural network code for fpga
    2019-02-27 15:21:22下载
    积分:1
  • pinlvji
    verilog 简易频率计的设置,包括整个工程(verilog simple frequency meter settings, including the entire project)
    2013-08-18 09:53:52下载
    积分:1
  • Radar-on-FPGA
    主要论述了基于FPGA的末制导雷达伺服系统设计。结合末制导雷达讨论其电机控制、二阶伺服系统性能和PID校正算法,利用VHDL语言设计,实现基于FPGA的方位步进电机开环定位控制和俯仰直流电机闭环速度控制的伺服系统。结合实际应用中遇到的问题,提出了基于"反馈控制"理论的有效的补偿算法,该算法提高了伺服系统的稳定性、快速性和精度。(Mainly discusses the design of terminal guidance radar servo system based on Field Programmable Gates Array(FPGA).It includes the system’s electric machine control,second-order servo system performance and PID correction algorithm based on Virtual Hardware Description Language(VHDL) on azimuth stepping motor open loop positioning control and pitch direct current electric machine closed loop speed control of the FPGA servo system.In allusion to some factual problems during its application,presents corresponding effective solutions based on traditional control theory "Feedback Control".The fact proves that these methods can greatly improve the stability,speediness and precision of the original servo system.Additionally,a basic algorithm which can be realized in a terminal guidance radar servo system is given)
    2012-08-11 17:51:55下载
    积分:1
  • myconstellation_final_2
    bpsk qpsk 16qam 64qam的constellation(bpsk qpsk 16qam 64qam constellation)
    2021-03-03 01:49:33下载
    积分:1
  • 32_lvds_test
    Xilinx 公司Spartan-6系列FPGA实现LVDS,带Modelsim仿真文件,已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
    2020-11-30 20:59:27下载
    积分:1
  • PUF_TRNG
    this is a verilog code of true random number generator using butterfly puf
    2017-04-22 05:10:25下载
    积分:1
  • 7_ImageEnhance
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像增强处理,平滑,锐化,滤波(System Generator based image processing engineering, multimedia processing FPGA implementation source code, image enhancement, smoothing, sharpening, filtering)
    2020-10-20 21:07:24下载
    积分:1
  • 基于VHDL的点阵控制
    1、固定红色显示一个汉字或图形,显示亮度4 级可调,用一个btn 按钮实现亮度调节,亮度变化视觉效果要尽量明显。2、用从红到绿 8 级渐变色显示一个固定汉字或图形。3、分别用单字循环显示、左右滚动显示、上下滚动显示三种显示方式单色显示四个汉字或图形,显示过程中,显示方式用一个btn 按键进行切换。4、显示的图形或汉字要尽量饱满美观。
    2022-04-27 08:32:36下载
    积分:1
  • timescale-1ns
    说明:  这是一款由晶振产生的脉冲控制的数字钟,可以从00:00:00到23:59:59之间进行计时。(this is a clolk controlled by continuious pulse.it can timing from 00:00:00 to 23:59:59.)
    2011-04-13 19:21:39下载
    积分:1
  • ambe_rx_tx
    AMBE2000的压缩数据输出输入的Verilog代码,实现了自回环(loopback)效果. 希望对学习verilog语言的同学有所帮助。(The Verilog code of AMBE2000. input and output of compressed data to achieve a self-loop (loopback) effect. hope to help the one who is studying the verilog language.)
    2014-03-19 08:55:46下载
    积分:1
  • 696518资源总数
  • 105885会员总数
  • 31今日下载