网站首页

基于FPGA的电子时钟设计

于 2022-11-29 发布文件大小:2.10 MB

 0  122

下载积分: 2 下载次数: 1

我要下载

代码说明：

具体设计内容计时功能：电子表的基本功能，要求用LCD显示，显示格式是时、分、秒；校时功能：用户可以更改当前时间。设置闹钟时间：用户可以设置闹钟时间，其操作过程与校时过程一样；整点报时开关：整点报时可以由用户设定为开启或关闭两种状态，当整点报时开启时，电子表会在整点时发出1秒的闹铃声（在UP3的板上用一个LED表示）；闹钟功能开关：闹钟由用户设定为开启或关闭，当闹钟开关开启时，如果当前时间与设置的闹钟时间一致，发出长达10秒的闹铃声；

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

UART_RS232_Altera
在Altera开发板上实现RS232串口通信，平台为CycloneII，可通过QuartusII软件修改引脚移植到其它平台(Realize RS232 serial communication on Altera development board, platform for CycloneII, through software QuartusII modify pin portable to other platforms)

2016-03-25 20:29:04下载

积分：1
prtsc
Program for simulate a prtsc

2015-09-29 21:54:37下载

积分：1
a
说明：利用FPGA实现SDH开销中帧头A1A2的检测(FPGA implementation using SDH overhead in the frame header detection of A1A2)

2010-05-25 21:17:03下载

积分：1
这是一个关于LCD的VHDL代码的例子
It is a example about LCD by VHDL code

2022-07-26 14:11:50下载

积分：1
6_Sets_of_8051_VHDL_Verilog
it has 6 packages of 8051 sources,including source code(VHDL and Verilog),dc scripts, pdfs, netlists etc. and a MIPS IP package

2012-07-02 10:56:02下载

积分：1
基于Basys3的贪吃蛇小游戏
基于Basy3的贪吃蛇小游戏，实现了相关功能。(Snake Eating Game Based on Basy3)

2021-03-10 20:39:26下载

积分：1
RS(204-188)decoder_verilog
采用verilog实现的有限域GF(28)弱对偶基乘法器，本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ，多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7}，弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}(Verilog achieved using the finite field GF (28) weak dual basis multiplier)

2016-06-12 16:31:51下载

积分：1
这本电子书电子hobbiest。
this ebook for electronics hobbiest. VHDL for Beginners

2022-02-01 14:25:13下载

积分：1
频率计实验程序代码
说明： XC7A35TCSG324-1的Verilog频率计程序，支持十分频，支持切换内外信号输入(Verilog frequency meter program of xc7a35tcsg324-1 supports decadal frequency division and switching internal and external signal input)

2019-12-24 13:40:45下载

积分：1
arm7
ARM7 VERILOG源码，非常精简，3级流水线(ARM7 VERILOG source code, very streamlined, 3-stage pipeline)

2009-12-02 10:57:51下载

积分：1

696516资源总数
106409会员总数
8今日下载

基于FPGA的电子时钟设计

0 个回复

热门标签

热门下载