-
动态的仲裁者
应用背景系统芯片设计的性能很大程度上取决于其总线结构的效率。在系统芯片平台中使用的总线需要一个仲裁过程，因为它可以作为一个主程序的多个组件连接，因此发起一个交易。作为系统设计中的系统组件的数量增加关键技术由商业标准定义的通信架构是广泛存在的，在市场上。例如，OMI的PI总线，ARM的AMBA总线，Mentor Graphics的序列总线，IBM CoreConnect，对超音速的硅背板，和其他的silicore叉。该系统和AMBA使用固定优先级仲裁器。虽然仲裁协议是固定的，仲裁方案的选择通常取决于应用程序的要求
- 2022-03-14 19:34:02下载
- 积分：1
-
DE2板实现的带有记忆功能的秒表
1、verilog语言2、实现了秒表功能，且带有记忆功能。该秒表可以用于计时，且有复位、暂停和开始按钮； 开始计时后可以进行相应的记录。且该秒表带有两个暂停按钮，一个是暂停后秒表继续走， 另一个是暂停后秒表不走。3、开发环境：Altera-quartus
- 2022-07-13 06:36:45下载
- 积分：1
-
apb2i2c桥Verilog代码
资源描述应用背景应用背景ARM设计的开源总线协议 ；呼吁对芯片的标准系统的AMBA总线，I2C也是类似的芯片 ；标准，使这两个协议之间的通信标准的I2C的新娘可以用APB。这个代码是有帮助的，希望了解这座桥的基本工作原理。
- 2022-01-26 05:32:50下载
- 积分：1
-
Verilog-Generator-of-Neural-Networks
利用DE0nano开发板实现了对用的卷积神经网络(The CNN algorithm is implemented.based FPGA)
- 2018-11-22 15:26:05下载
- 积分：1
-
MPU6050
FPGA 控制MPU6050陀螺仪传感器，通过串口把数据打印出来(FPGA controls the MPU6050 gyroscope sensor and prints out the data through the serial port)
- 2018-02-10 16:45:24下载
- 积分：1
-
ba_ker
巴克码装到信息内同时将巴克码识别出来，实现帧同步的VHDL设计(Barker code loaded to the information identified while Barker code, VHDL design to achieve frame synchronization)
- 2014-05-18 17:37:39下载
- 积分：1
-
nios2_led_one
使用nios2点亮一个led灯，使用软件quartus13.0，开发板de2-115(nios2 led quartus13.0 de2-115)
- 2013-12-11 14:32:16下载
- 积分：1
-
turbo[1].tar
turbo码的verilog程序，有意者请下载。(turbo code verilog procedures Interested parties please download.)
- 2021-01-14 17:58:46下载
- 积分：1
-
信号发生器
说明： 一个vivado和matalab混合编程的信号发生器，注意要把vivado里面的核文件路径改一下(A signal generator with mixed programming of vivado and matalab, pay attention to changing the path of the core file in vivado)
- 2019-06-18 10:34:09下载
- 积分：1
-
APB总线slave
完成APB slave 的单次寄存器读写控制，相同时终域完成，简单操作
- 2023-05-06 10:10:04下载
- 积分：1
