-
05_key_test
fpga key test 入门 xilinx 黑金的板子(fpga key test xilinx)
- 2017-07-27 09:27:58下载
- 积分：1
-
Риторика_Зачетная работа
说明： access must be conf urr arr
- 2019-05-29 20:23:53下载
- 积分：1
-
ISCAS`89基准电路下载（包括Verilog和VHDL格式）
SCAS `89 基准电路下载，包括Verilog和VHDL格式。verilog格式30个文件：包括S1238、S13207等;(SCAS `89 benchmark circuit downloads, including Verilog and VHDL formats. Verilog format 30 files: including S1238, S13207 and so on;)
- 2021-01-02 15:58:56下载
- 积分：1
-
16位二进制转化为BCD码
此代码可以实现16位二进制和BCD码之间的转换。(This code can realize the conversion between 16 bit binary and BCD code.)
- 2018-10-31 13:31:13下载
- 积分：1
-
使用FPGA SPARTAN-3E 的ledbanner verilog代码
在 verilog 代码中使用 FPGA 斯巴达 3E Ledbanner 显示 0-9 中 2 七段显示器。
它会从左去附和胜利或反之亦然。和当按重置按钮时将重置功能。
- 2022-10-05 11:30:03下载
- 积分：1
-
数字手电筒
涉及三个文件： 源文件、 鼓励文件和验证文件，可以调节整体工作的一个基本的手电筒
- 2023-06-16 18:35:03下载
- 积分：1
-
uart_tr(3)
uart_tr 异步串口通信主机 使用verilog HDL语言编写(uart_tr the host of the uart )
- 2015-06-08 21:02:17下载
- 积分：1
-
多层次的中国
应用背景4联想多级cahe用Verilog。可以跑在Xilinx软件客户端模拟器。4路联想多级cahe用Verilog。可以跑在Xilinx软件客户端模拟器。4路联想多级cahe用Verilog。可以跑在Xilinx软件客户端模拟器。4路联想多级cahe用Verilog。可以跑在Xilinx软件客户端模拟器。4路联想多级cahe用Verilog。可以跑在Xilinx软件客户端模拟器。4路联想多级cahe用Verilog。可以跑在Xilinx软件客户端模拟器。关键技术你好这个代码是使用Xilinx就跑..请查看以下软件中的这一观点。
- 2022-07-12 14:19:47下载
- 积分：1
-
Decoder_CC_P
Convolotional Decoding Based on Viterbi Algorithm
- 2021-05-13 16:30:02下载
- 积分：1
-
FIFO_design
FIFO 是首字母缩略词为第一次中，第一次出来，这是与相关的方式组织和操纵的抽象
相对于时间和优先顺序的数据。此表达式描述队列处理技术的原则或
为相互冲突的需求提供服务的订购过程的第一次来，先到先得 (FCFS) 行为： 哪里人
他们到达的顺序离开队列或等轮到在交通控制信号。
FCFS 也是 FIFO 操作系统调度算法，使每个进程的 CPU 的行话术语
他们来的顺序的时间。在更广泛的意义上，后进先出法或最后一次在第一次出的抽象是相反的
FIFO 组织的抽象。区别也许是最清晰的考虑不太常用的同义词
后进先出等 FILO （指最后一出）。本质上，两者都是一个更广义的列表的具体案件 （其中
可以访问任何位置）。区别在于不在列表中 （数据），但在访问内容的规则。其中一个
子类型将添加到一端，并从其他起飞，它的对面花和只在一端上放的东西。[] 1
从队列中移除的项特设办法的俚语变异铸造或被作为 OFFO，站立
为上-火先出。优先队列是一个变体的队列的名称 FIFO，没有资格
- 2022-03-03 22:52:08下载
- 积分：1
