登录
首页 » Verilog » verilog入门小程序

verilog入门小程序

于 2022-05-25 发布 文件大小:333.65 kB
0 162
下载积分: 2 下载次数: 1

代码说明:

FPGA的简单程序,关于有限状态机的设计与实现,可以让大家快速地对verilog开发有基本的认知

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • IIC
    fpga实现的IIC通信的例程,注释很详细(fpga implementation of serial communication routines, comments in great detail)
    2021-03-24 16:29:15下载
    积分:1
  • VHDLRS232Slave
    本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步. //程序的工作过程是:串口处于全双工工作状态,按动key1,FPGA向PC发送“21 EDA" //字符串(串口调试工具设成按ASCII码接受方式);PC可随时向FPGA发送0-F的十六进制 //数据,FPGA接受后显示在7段数码管上。 //视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)
    2013-08-22 10:42:06下载
    积分:1
  • eetop.cn_FPGA数字信号处理实现原理及方法
    说明:  本书介绍基于FPGA实现数字信号处理的原理与方法,作为Xilinx公司相关课程的培训教材(The FPGA implementation of DSP principle & method.)
    2020-06-17 23:20:01下载
    积分:1
  • Verilog语法
    Verilog语法教程,适合初学者,详细(Verilog instruction book)
    2019-05-04 16:07:18下载
    积分:1
  • 无线通信的MATLAB和FPGA实现
    无线通信的MATLAB和FPGA实现,书籍,经典无线通信,代码可以实现(Wireless communication MATLAB and FPGA implementation, books, classic wireless communications, code can be achieved)
    2017-07-26 02:01:54下载
    积分:1
  • Continuous_delay_control_Farrow
    说明:  matlab代码,利用Farrow结构设计分数延时滤波器,滤波器阶数和个数可分别进行设置,利用最大最小准则近似(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)
    2019-06-14 09:10:59下载
    积分:1
  • dadishu_v1
    VHDL实现简单打地鼠游戏机,北邮数电实验(VHDL simple playing hamster games, BUPT number of electric experiment)
    2020-11-03 13:29:52下载
    积分:1
  • Verilog LDPC码
    module LDPC (clk,reset,             data_in, data_in_en,             velocity, /*输入信号码率选择*/             data_out, data_out_en,             indication /*输出信号,第一个127要删除前5成7488,指示第一个127*/                );input   clk,reset;input   data_in,data_in_en;input[1:0]  velocity; //码率选择信号output[126:0]   data_out;output  data_out_en;output  indication;
    2023-08-01 22:05:03下载
    积分:1
  • RX_RS_DEC
    OFDM系统新型RS编解码的verilogHDL设计,经测试误码率性能提高(OFDM system verilogHDL new RS codec design, improved bit error rate performance tested)
    2020-12-31 10:59:00下载
    积分:1
  • 寄存器
    说明:  寄存器设计文件,寄存器输入输出以及读写控制,寄存器的配置(Register design and read-write control)
    2019-11-19 20:09:21下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载