-
基于FPGA的DDS设计
应用Verilog进行编写的四种波形发生的程序，并结合DE2板与DVCC实验板上的D/A转换器在示波器上显示出了波形。初步了解Verilog的编程及DE2板的应用，加强对其实际应用的操作。
- 2022-11-08 06:00:02下载
- 积分：1
-
fft1024-verilogCODE
fft 1024点verilog代码,适用于基-4的FFT算法描述，使用quartus，modelsim，(fftpoint 1024 verilog code)
- 2020-12-19 01:59:10下载
- 积分：1
-
ARMPFPGA-JTAG
ARM+FPGA JTAG(二合一)原理图与PCB(ARM+ FPGA JTAG (combined) schematic and PCB
)
- 2014-07-28 21:28:03下载
- 积分：1
-
变采样滤波器的FPGA实现（25M<-->30.72M变采样）
已经应用到USRP N210中，实现的部分是25M-->30.72M的变采样，以适应LTE协议对物理层的要求，代码已经仿真验证，并且在USRP的板子中实现（XIlinx）
- 2022-08-20 05:07:27下载
- 积分：1
-
exp8
浙江大学体系结构实验课代码 实现5级流水线带有停顿，旁路和控制竞争的处理。(Experimental Architecture, Zhejiang University course code with a pause 5-stage pipeline, bypassing the treatment and control of competition.)
- 2020-09-26 12:07:46下载
- 积分：1
-
CD1_PHOTO_ABLUM_1920
使用FPGA做的数码相册实验，用NIOS做了FAT32文件系统和JPEG图像解码,FPGA和SDRAM做了显示的缓存(Using FPGA to do the digital album experiment, using NIOS to do the FAT32 file system and JPEG image decoding, FPGA and SDRAM to do the display cache)
- 2016-07-13 10:04:56下载
- 积分：1
-
基于 FPGA 的 VGA
本代码是基于可编程门阵列flield视频图形阵列实现。该代码是使用Verilog
- 2022-03-22 21:24:07下载
- 积分：1
-
Tym605V2Demo
FPGA（赛灵思）试验箱 实验程序 有Audio,Buzzer,key,ledarray,ledseg.......(FPGA（赛灵思）试验箱 实验程序Audio,Buzzer,key,ledarray,ledseg)
- 2012-02-11 21:09:19下载
- 积分：1
-
FPGA数码管时钟显示
FPGA时钟显示程序，可以按照正常的时间，频率可调，数码管显示00-00-00，中间的-可改。只要采用嵌套的循环结构实现
- 2022-03-18 09:57:48下载
- 积分：1
-
IQ解调器
我在这方面没有经验verilog.now公司我在做iq解调器项目。所以请提供解调器的verilog代码项目.iq解调器项目包括射频数据、混频器、低通滤波器、同相分量I、正交分量Q。
- 2022-03-24 01:05:53下载
- 积分：1
