-
与寄存器 8 位规模 comparater
8 位规模 comparater 与注册
- 2022-01-25 23:47:37下载
- 积分：1
-
用vhdl写实用96例子
用vhdl写实用96例子, 有RAM，PID 等(Using VHDL to write practical examples of 96, there are RAM, PID and so on)
- 2017-09-13 14:55:39下载
- 积分：1
-
提供的i2c控制IP核 master
open cores 提供的i2c控制IP核 可直接在FPGA上使用。并带有相关的测试程序(endorsed by the i2c controller IP provided by the open cores on the FPGA. With the relevant test procedures)
- 2012-05-23 10:31:27下载
- 积分：1
-
piano_final
ASK,FSK,PSK,DPSK调制解调的详细仿真代码(ASK, FSK, PSK, DPSK modulation and demodulation detailed simulation code)
- 2021-02-26 16:49:37下载
- 积分：1
-
SPI verilog 的实现 详细全面
SPI的Verilog实现(非常的全面和详细，还带有SPI算法的注解),此代码是SPI接口的Master和slaver 的Verilog源代码
- 2022-03-24 23:00:52下载
- 积分：1
-
fpga
电子密码锁的相关程序，很好很耐用！但水平有限啊！！(Electronic combination lock procedures，
)
- 2010-12-20 21:51:05下载
- 积分：1
-
IOLED
基于单片机显示原理的IO和LED显示原理(Based on the principle of IO chip and LED display shows the principle)
- 2011-09-02 17:09:24下载
- 积分：1
-
Verilog_HDL时序篇 教程及代码
(A good set of learning information for Verilog timing chapter, with source code and engineering documents, you can follow the tutorial self-study)
- 2022-03-12 10:55:15下载
- 积分：1
-
DDR_SDRAM控制器verilog代码
使用 Virtex-4 FPGA 器件实现DDR SDRAM控制器
本应用指南描述了在 Virtex™-4 XC4VLX25 FF668 -10C 器件中实现的 DDR SDRAM 控制器。
该实现运用了直接时钟控制技术来实现数据采集，并采用自动校准电路来调整数据线上的延
迟。
DDR SDRAM 器件是低成本、高密度的存储资源，在很多存储器供应商处均可获得。本参考设
计使用 SDRAM 器件和 DIMM 开发而成
- 2023-02-04 16:05:03下载
- 积分：1
-
claa
vhdl code for carry lookahead addder
- 2014-02-05 00:26:26下载
- 积分：1
