登录
首页 » Verilog » Netfpga full 213

Netfpga full 213

于 2022-02-24 发布 文件大小:5.87 MB
0 126
下载积分: 2 下载次数: 1

代码说明:

下一代无线通信系统功能高度动态配置,在那里的循环前缀长度变化的传输方式,框架结构,与更高级别的协议。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于fpga的DDS程序 AD9767
    基于fpga的DDS程序 可输出正弦波 方波 三角波 锯齿波(DDS program based on FPGA can output sinusoidal square wave triangular wave sawtooth wave)
    2020-06-20 21:00:01下载
    积分:1
  • dossvga
    dos下的svga图形库,包括读bmp位图,打点划线等(svga graphics library under dos)
    2015-10-18 22:30:38下载
    积分:1
  • DDS信号发生器
    描述了verilog实现的DDS信号发生器,可以经过FPGA验证,包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证,可以实现信号发生器的基本功能。希望大家珍惜,并好好学习。描述了verilog实现的DDS信号发生器,可以经过FPGA验证,包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证,可以实现信号发生器的基本功能。希望大家珍惜,并好好学习。描述了verilog实现的DDS信号发生器,可以经过FPGA验证,包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证,可以实现信号发生器的基本功能。希望大家珍惜,并好好学习。
    2023-06-06 04:10:03下载
    积分:1
  • 基于同步FIFO的异步串口通信发送机的设计与实现
    资源描述该程序是在同步FIFO的基础上实现了异步串口通信发送机的功能,首先通过数据产生模块产生数据缓存到FIFO中,然后UATR的tx模块通过检测FIFO中的数据,并将数据发送出去。
    2023-07-24 03:00:03下载
    积分:1
  • 一种有限域中积累的高效实现
    有限域积累是在有限域运算的最简单和最遇到的行动。蓄能器领域有限使用 T 触发器位级别和数字级串行/并行 乘法器的结构在GF (2 米) 是利用导出既作为一般多项式以及三项多项式和实施。这一有限领域 乘数是以后在 FPGA 上实现。在这减少的地区时间复杂度和关键路径执行。元素表示,他们转换基础还集中。 提出了结构数字级串行/并行乘法器 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-03-15 14:47:32下载
    积分:1
  • 基于RAM的同步FIFO设计与实现
    资源描述该代码通过例化ram,然后再利用读写指针的比较来判断full和empty的状态,从而实现了同步FIFO的设计
    2022-09-09 11:40:03下载
    积分:1
  • DA(AD768)
    AD768产生锯齿波的源码,DA转化的最基本操作。(AD768 sawtooth source code, the basic operation of DA conversion.)
    2014-03-19 09:39:54下载
    积分:1
  • yy
    说明:  使用XILINX公司提供的板子里面的FFT的IP核,很好用(XILINX board provided the use inside the FFT of the IP core, useful)
    2010-09-19 01:54:07下载
    积分:1
  • Verilog
    用Verilog实现一个基于Mesh拓扑结构的路由器网络(Using Verilog to implement a router network based on Mesh topology)
    2021-03-25 15:49:14下载
    积分:1
  • FM
    说明:  基于FPGA和弦!!!音乐芯片的设计与实现!!!(Design and implementation of FPGA chip based on the chord music)
    2015-01-07 17:02:29下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载