- 
                        wirebus总线nand flash controller
                        
                          wirebus总线nand flash controller,基础入门控制器,内存管理,fpga实现。已编译通过。编译平台quartus ii                         
                            - 2023-02-28 07:40:03下载
- 积分:1
 
- 
                        FPGA编程:基于Verilog实现的DDS波形发生器
                        
                          用FPGA实现DDS波形发生器。可以实现方波,三角波,正弦波的切换,实现频率的调节。三角波和正弦波均用查表法实现。本文档包括一个主程序的代码,按键和显示的实例化程序代码、调用ROM生成的代码以及正弦波和三角波实现的数据表。                         
                            - 2022-01-26 05:31:12下载
- 积分:1
 
- 
                        Traffic-lights-at-the-crossroads
                        
                          一种十字路口交通灯在matlab环境中的实现源码(Traffic lights at the crossroads)                         
                            - 2013-05-16 10:18:38下载
- 积分:1
 
- 
                        13.3_Tracing
                        
                          基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,基于视频的运动跟踪(System Generator based image processing engineering, multimedia processing on FPGA source, video-based motion tracking)                         
                            - 2020-11-04 17:39:51下载
- 积分:1
 
- 
                        FIFO_design
                        
                          FIFO 是首字母缩略词为第一次中,第一次出来,这是与相关的方式组织和操纵的抽象
相对于时间和优先顺序的数据。此表达式描述队列处理技术的原则或
为相互冲突的需求提供服务的订购过程的第一次来,先到先得 (FCFS) 行为: 哪里人
他们到达的顺序离开队列或等轮到在交通控制信号。
FCFS 也是 FIFO 操作系统调度算法,使每个进程的 CPU 的行话术语
他们来的顺序的时间。在更广泛的意义上,后进先出法或最后一次在第一次出的抽象是相反的
FIFO 组织的抽象。区别也许是最清晰的考虑不太常用的同义词
后进先出等 FILO (指最后一出)。本质上,两者都是一个更广义的列表的具体案件 (其中
可以访问任何位置)。区别在于不在列表中 (数据),但在访问内容的规则。其中一个
子类型将添加到一端,并从其他起飞,它的对面花和只在一端上放的东西。[] 1
从队列中移除的项特设办法的俚语变异铸造或被作为 OFFO,站立
为上-火先出。优先队列是一个变体的队列的名称 FIFO,没有资格                         
                            - 2022-03-03 22:52:08下载
- 积分:1
 
- 
                        apb_uart
                        
                          这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)                         
                            - 2021-04-12 14:18:57下载
- 积分:1
 
- 
                        FPGA
                        
                          韩福柱老师FPGA实验源码,用vhdl语言在xilinx FPGA上实现,包括ad采集,温度传感器读取,秒表,跑马灯和按键次数统计4个实验(Han Fu teacher FPGA column experiment source code, vhdl languages on xilinx FPGA implementations, including ad acquisition, temperature sensor readings, stopwatch, marquees and keystrokes 4 experimental statistics)                         
                            - 2017-01-06 15:54:53下载
- 积分:1
 
- 
                        CORDIC的资源
                        
                          说明:  NCO生成原理接介绍、CORDIC算法原理介绍以及MATLAB与Verilog语言实现(Introduction to NCO generation principle)                         
                            - 2020-01-03 13:57:22下载
- 积分:1
 
- 
                        pwm virterbi 译码器
                        
                          维特比译码器使用维特比译码算法采用卷积码进行编码的比特流解码。还有其他算法译码卷积编码的流 (例如,Fano 算法)。维特比译码算法是最耗费资源的但它的最大似然解码。这最常用的约束长度 k 的卷积码译码 < = 10,但值 k = 15 都在实践中使用。由安德鲁 J 制定并发表论文汇刊信息理论、 IT-13 卷,第 260-269 页"错误边界为卷积码和渐近最优解码算法",在 1967 年 4 月,维特比译码。                         
                            - 2022-11-02 02:25:03下载
- 积分:1
 
- 
                        sin
                        
                          基于单片机的DDS数字信号发生器设计,可以产生正弦波。三角波等(Design of DDS digital signal generator based on MCU, can produce sine wave. Triangular wave)                         
                            - 2013-04-03 18:24:00下载
- 积分:1