登录
首页 » Verilog » UDP协议的Verilog代码

UDP协议的Verilog代码

于 2023-04-27 发布 文件大小:22.08 kB
0 113
下载积分: 2 下载次数: 1

代码说明:

采用Verilog语法编写的UDP协议网络  能够实现UDP包的发送和接收 采用Verilog语法编写的UDP协议网络  能够实现UDP包的发送和接收 采用Verilog语法编写的UDP协议网络  能够实现UDP包的发送和接收

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 中值滤波verilog
    中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog
    2023-03-28 00:30:04下载
    积分:1
  • phone
    用DE0开发板实现电话计费器,基本功能:可设置通话模式,能初始化话费余额,拨动开关可进入通话模式,并根据通话时间和相应通话模式扣除相应的费用。通话过程中能够通过开关切换显示通话时间和话费余额,并可暂停通话。压缩包里有详细的WORD文档的说明,包括波形仿真和DE0的引脚功能介绍。(Implemented by DE0 board telephone billing, basic function: to set the call mode, you can initiate credit balance, toggle switch into the talk mode, and deduct the cost of a call based on call time and the corresponding mode. Call talk time and can be displayed by switching credit balance, and mute. Compression bag has a detailed description of WORD documents, including the waveform simulation and DE0 pin function description.)
    2020-11-06 13:19:49下载
    积分:1
  • EDAcodelock
    能够在EDA环境下实现四位十进制数字密码锁的设置与开锁功能,并能更改使用密码,还可以防止抖动(EDA environment to achieve four decimal code lock and unlock function of the settings and change the use of passwords, but also to prevent the jitter)
    2009-05-07 09:44:30下载
    积分:1
  • Verilog Jpeg 编码器
    这个核接收红色,绿色和蓝色的像素值作为输入,就像从一个tiff图片文件一样,产生构建一个JPEG图片所需的JPGE比特流。这个核是用通用的、一般的Verilog代码编写,可以运行到任何FPGA上。这个核不依靠于任何的专用IP核,所有用来实现JPEG编码器的功能都是用Verilog编写的,整个代码都是独立的。这个核在不同的量化和霍夫曼表下,在很多图片上仿真过。效果很好!
    2022-03-12 01:53:29下载
    积分:1
  • 2静电场-无电轴法
    美国工程电磁场,电磁场分析与学习American Engineering Electromagnetic Field(American Engineering Electromagnetic Field)
    2017-07-07 09:12:04下载
    积分:1
  • codelock
    说明:  用VHDL实现密码锁功能,用状态机实现,分管理员和用户两种功能,可分别修改密码,重置密码等。(codelock,VHDL,state)
    2010-03-19 13:32:14下载
    积分:1
  • 实现串口传输代码
    这是一个很好用的实现PC机与FPGA之间的数据传输
    2022-03-24 04:05:35下载
    积分:1
  • eetop.cn_dds
    基于verilog的DDS设计,内附代码,仿真环境等说明(the DDS design based on verilog)
    2015-07-14 08:20:51下载
    积分:1
  • rs_decode_31
    RS码的FPGA编码文件,QUARTUS工程(The RS codes FPGA encoded file, QUARTUS engineering)
    2013-03-11 19:21:46下载
    积分:1
  • 03_hbf_test_128m22
    说明:  半带滤波器,工作在采样率122.88Msps上(Half-band filter, working at the sampling rate of 122.88 Msps)
    2020-12-23 10:59:07下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载