网站首页

UDP协议的Verilog代码

于 2023-04-27 发布文件大小:22.08 kB

 0  134

下载积分: 2 下载次数: 1

我要下载

代码说明：

采用Verilog语法编写的UDP协议网络能够实现UDP包的发送和接收采用Verilog语法编写的UDP协议网络能够实现UDP包的发送和接收采用Verilog语法编写的UDP协议网络能够实现UDP包的发送和接收

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

generic_dpram
IT IS THE DP MEMORY MODULE. IT CONTROLS THE DP MEMORY

2013-09-30 19:03:40下载

积分：1
Processor Design
verylog中的处理器设计代码。

2022-08-19 22:15:09下载

积分：1
ad9226test
使用CycloneIV芯片，实现对高精度ADCad9226的数据采集。内有详细代码说明，并附有调试结果(Use CycloneIV, to achieve high-precision data acquisition ADCad9226. Along with debugging results)

2014-08-15 16:18:33下载

积分：1
pc_cfr_test_v3_1c
一个关于降低现代通信系统中高峰均比信号的matlab算法，对于研究数字预失真基于FPGA实现的有一定作用！(A modern communication system on the lower than the peak signal matlab algorithm for FPGA-based study of digital pre-distortion to achieve a certain effect! )

2011-07-07 22:01:17下载

积分：1
1pps
说明： fpga程序，产生1pps脉冲信号，使用的verilog语言。(FPGA program generates 1 PPS pulse signal, using Verilog language.)

2020-06-20 17:00:01下载

积分：1
stop_watch
采用Quartus2编写的电子秒表电路实现计时、暂停等功能(Quartus2 prepared using electronic stopwatch timer circuit, suspension and other functions)

2008-04-27 13:04:03下载

积分：1
Verilog_Ip_RAM
说明： altera ram ip教程。对RAM进行读写操作，写32个数据到RAM中，再将写入的32个数据从RAM中读出。(altera ram ip.write data to ram and read the data from the ram.)

2020-08-17 11:38:21下载

积分：1
bayer2rgb
bayer to rgb, module Bayer2RGB( input MainClk, input nRST, input iVsync, input iHref, input[9:0] iPixelData, &nbs

2022-08-17 06:48:57下载

积分：1
pe1lca
vhdl code for programming

2012-11-22 21:37:52下载

积分：1
Signal
基于FPGA的DDS相位累加器，连接至存有波形数据的rom后再接至DA可以输出对应的波形(abcdefghijklmnopqrstuvwxyz)

2018-05-10 15:19:05下载

积分：1

696516资源总数
106442会员总数
11今日下载

UDP协议的Verilog代码

0 个回复

热门标签

热门下载