网站首页

UDP协议的Verilog代码

于 2023-04-27 发布文件大小:22.08 kB

 0  100

下载积分: 2 下载次数: 1

我要下载

代码说明：

采用Verilog语法编写的UDP协议网络能够实现UDP包的发送和接收采用Verilog语法编写的UDP协议网络能够实现UDP包的发送和接收采用Verilog语法编写的UDP协议网络能够实现UDP包的发送和接收

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

bmistree_Project_Proposal
project proposal of verilog language that is gud for beginners

2011-04-25 00:31:03下载

积分：1
VHDL
说明：运用VHDL描述函数发生器的各个波形，可有构成多功能函数发生器。(VHDL description of the use of various function generator waveforms, can constitute a multi-purpose function generator.)

2009-08-18 16:54:24下载

积分：1
sync_bitops
Set a bit and return its old value.

2015-06-23 14:22:31下载

积分：1
uart
Verilog UART is written in this file

2013-04-16 12:34:05下载

积分：1
rgb2yuv
用VHDL和verilog编写的RGB颜色空间到YUV颜色空间的转换程序, 是FPGA视频处理中的常用程序!(Written in VHDL and verilog using RGB color space to YUV color space conversion process is commonly used in video processing FPGA program!)

2010-06-08 22:15:01下载

积分：1
6_42
An FPGA Implementation of a HoG-based Object Detection Processor

2016-04-07 23:42:05下载

积分：1
emif2axi_v1_00_a
emif接口转axi接口，在多个项目中使用，功能完善(EMIF interface to Axi interface, used in many projects, perfect function)

2020-12-01 15:29:26下载

积分：1
D 触发器
我们已在 verilog （硬件描述语言）实施 D 触发器。该代码被合成模拟在 Xilinx ISE 设计套件 14。

2022-09-06 09:55:03下载

积分：1
axi_master
DDR3 控制器，axi4_full 模式， burst长度为16，应用于xilinx平台。(DDR3 interface controller， axi4_full working mode with burst length 16, can operate on the xilinx platform.)

2017-05-16 11:26:28下载

积分：1
自己写的_MIPS CPU，根据MIPS指令集设计
自己写的_MIPS CPU，根据MIPS指令集设计，采用verilog编写，一步一步完善，结构简单清晰，可作为教学使用！

2022-10-14 13:05:03下载

积分：1

696518资源总数
105562会员总数
1今日下载

UDP协议的Verilog代码

0 个回复

热门标签

热门下载