-
UART
说明: 串口通信vivado实现,带有仿真文件,可实现数据收发(the uart program based on vivado)
- 2020-07-02 16:15:57下载
- 积分:1
-
world clock
世界时钟,最简单的vhdl的fpga设计,是vhdl语言的入门级,jigon供参考娱乐
- 2022-01-28 20:54:25下载
- 积分:1
-
电梯
利用verilog编写的电梯程序,实现基本的电梯运行功能(Elevator program written by Verilog)
- 2018-11-25 11:39:50下载
- 积分:1
-
det
double edfe trigger d latch
- 2014-01-07 19:55:29下载
- 积分:1
-
SkanMean
Firmware for autotuning Sensor
- 2015-06-25 20:01:36下载
- 积分:1
-
键盘接口电路的一个工程
键盘接口电路的一个工程---包括vhdl源程序和编译后产生的相关文件-Keyboard interface circuit of a project--- including VHDL source code and compile the relevant documents after
- 2022-05-19 23:52:35下载
- 积分:1
-
BCD
BCD码减法实现程序,非常完整,采用Verilog HDL语言实现。(BCD subtraction to achieve program code, very complete, using Verilog HDL language.)
- 2010-08-04 16:43:26下载
- 积分:1
-
使用VHDL编写的分频程序,能进行任意次的偶数分频,程序简单易懂,供
初学者参考...
使用VHDL编写的分频程序,能进行任意次的偶数分频,程序简单易懂,供
初学者参考-prepared by the use of VHDL-frequency procedures can make even the random frequency, the procedures are simple and easy to understand. reference for beginners
- 2022-02-12 09:25:12下载
- 积分:1
-
ROM
4 bit ROM for Quartus
- 2009-09-14 08:45:22下载
- 积分:1
-
基于交叉开关的路由器
路由器是Noc的重要组成部分。本文实现了一个简单的Noc路由器。该路由器的主要单元包括FIFO缓冲区、路由单元、控制单元、交叉开关和仲裁单元。在这种情况下,使用XY路由算法。这里没有使用流量控制机制。仲裁器的输出决定了纵横开关的选择线。这里5到1个mux构成一个纵横制交换机。有5个仲裁单位。存在5个路由逻辑单元。每个端口都有自己的路由单元。路由单元的输出包括本地、北、南、东和西。ie输出是一个5位向量。此输出的第0位表示本地端口,第1位表示北,第2位表示南等。对于本地仲裁器输入,是所有t的第0位
- 2023-03-10 19:25:03下载
- 积分:1