网站首页

用 vhdl 语言实现的 8 位 crc

于 2022-02-26 发布文件大小:214.75 kB

 0  169

下载积分: 2 下载次数: 1

我要下载

代码说明：

在这里，我们目前使用 VHDL 的 8 位 crc 设计。循环冗余校验是讨论检测错误的通信，使用 vhdl 语言这一过程变得快速和可靠。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Xilinx vivado authoritative course
说明： Xilinx vivado 权威教程，清华大学出版社出版，何宾编著。(Xilinx vivado authoritative course, published by Tsinghua University Press, edited by He Bin.)

2019-02-19 20:37:09下载

积分：1
基于无源蜂鸣器和矩阵按键的电子琴系统设计
基于无源蜂鸣器和矩阵按键的电子琴系统设计(design of Electronic Piano System Based on Passive Buzzer and Matrix Key)

2020-06-21 01:20:08下载

积分：1
为了便于信号发射，提高信道利用率、发射功率效率以及改善通信质量，人们研制出各种通信信号的调制样式。尽管调制样式多种多样，但实质上调制不外乎用调制信号去控制载波的...
为了便于信号发射，提高信道利用率、发射功率效率以及改善通信质量，人们研制出各种通信信号的调制样式。尽管调制样式多种多样，但实质上调制不外乎用调制信号去控制载波的某一个（或几个）参数，使这个参数按照调制信号的规律而变化。调制信号可以分别“寄生”在已调信号的振幅、频率和相位中，相应的调制就是调幅、调频和调相这三大类熟知的调制方式。 MSK信号就是调频这一大类中的一种相位连续的移频键控。其主要特点是包络恒定，带外辐射小，实现较简单，可用于移动通信中的数字传输 -see up

2022-06-26 02:16:48下载

积分：1
FPGA_SPWM
说明：此代码是由FPGA产生SPWM波的代码，简单易懂(use FPGA to generate SPWM)

2019-02-19 16:12:33下载

积分：1
Verilog ADPLL文件和testbench。V
verilog ADPLL file with testbench.v

2022-02-25 04:56:13下载

积分：1
mdio
使用verilog语言进行编码完成mdio接口访问phy8201芯片的功能(Use verilog language to encode the mdio interface to access the function of phy8201 chip)

2018-09-18 14:20:40下载

积分：1
moore-FSM
该程序描述并且模拟和实现了了一个摩尔有限状态机的功能和作用(The program describes the simulation and the function and role of a mole finite state machine)

2013-05-10 10:27:09下载

积分：1
Verilog
32位存储器Verilog附带test文件，可以在modulesim仿真还有加法、减法器，译码器等常用Verilog器件，都附带仿真test。(Memory test with Verilog)

2010-07-17 17:20:00下载

积分：1
通过UART从PC主机读取图片数据，并完成图片在VGA显示器上的显示...
通过UART从PC主机读取图片数据，并完成图片在VGA显示器上的显示-through UART from the host PC to read image data, and complete picture of the VGA display on the show

2023-08-09 21:00:04下载

积分：1
CH4CH2CH1VHDL 数字电路参考书所有程序8
CH4CH2CH1VHDL 数字电路参考书所有程序8-CH4CH2CH1VHDL digital circuit reference all proceedings 8

2022-08-15 03:26:04下载

积分：1

696518资源总数
106242会员总数
10今日下载

用 vhdl 语言实现的 8 位 crc

0 个回复

热门标签

热门下载