登录
首页 » Verilog » Verilog乒乓操作实现的代码

Verilog乒乓操作实现的代码

于 2022-02-26 发布 文件大小:49.59 kB
0 130
下载积分: 2 下载次数: 4

代码说明:

利用verilog实现乒乓双缓存代码,比异步FIFO更可靠地缓存。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • HalfbandDec
    基于FPGA开发的11阶半带升余弦FIR滤波器,用在阅读器基带滤波时的抽取滤波器使用,采用verilog语言实现。(Raised cosine FIR filter based FPGA development 11 order of half-band decimation filter used in reader baseband filtering, using verilog language implementation.)
    2012-10-25 11:18:40下载
    积分:1
  • AHB_SMSS
    ahb single master single slave rtl design
    2021-04-21 11:28:49下载
    积分:1
  • dadishu_v1
    VHDL实现简单打地鼠游戏机,北邮数电实验(VHDL simple playing hamster games, BUPT number of electric experiment)
    2020-11-03 13:29:52下载
    积分:1
  • Roy dsd
    说明:  basic verilog code on siso, piso, sipo
    2020-06-25 18:40:01下载
    积分:1
  • UML_2_Pour_les_bases_de_donnees
    UML2 apprendre a modeliser a l aide de UML
    2014-02-25 01:32:23下载
    积分:1
  • Svpwmm
    Verilog HDL 写的SVPWM 算法的实现,使用的是altera 风暴系列的FPGA,占用资源1w+逻辑宏单元(Verilog HDL ,SVPWM)
    2021-05-14 17:30:02下载
    积分:1
  • jjj
    实现了四bit计数器的功能,使用的是VHDL语言描述(Four-bit counter, using the VHDL language description)
    2012-12-20 10:53:46下载
    积分:1
  • Complete-RAM
    ram 64KB designed by haneesh in verilog
    2011-07-15 00:57:01下载
    积分:1
  • vga
    Link the VGA adapter located in the altera DE2board to a monitor
    2016-08-05 20:13:20下载
    积分:1
  • Netfpga full 213
    下一代无线通信系统功能高度动态配置,在那里的循环前缀长度变化的传输方式,框架结构,与更高级别的协议。
    2022-02-24 17:13:07下载
    积分:1
  • 696518资源总数
  • 105901会员总数
  • 40今日下载