登录
首页 » VHDL » 基于EPM1270

基于EPM1270

于 2022-02-27 发布 文件大小:68.10 kB
0 127
下载积分: 2 下载次数: 1

代码说明:

基于EPM1270的EProm at24c02 驱动-Based on the EPM1270

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • USB 1.1 IP
    USB 1.1 IP-CORE和设计范例 VHDL源代码-Sample program for USB1.1 IP core design, VHDL source code
    2022-05-24 18:47:17下载
    积分:1
  • 本文介绍了一种使用4蝴蝶(米,氮)的根元素
    本文提出了一种使用4根元素蝶形(m,n)计数器来降低硬件复杂度、延迟、功耗的传统加法器的使用方法。并针对FFT算法提出了一种改进的换向器,利用流水线传输实现了连续输入数据与信息的结合,减少了内存需求。
    2022-02-26 11:28:23下载
    积分:1
  • encode
    (7 4)汉明编码源程序,简单实用,可供大家下载,如有问题,望大家多多包含!((74) Hamming code source, simple and practical, available for everyone to download and, if problems, hope you lot included!)
    2010-01-13 11:37:25下载
    积分:1
  • DS28E01_final
    基于SHA-1算法和DS28E01加密芯片的FPGA系统设计,该上传文件为整个设计的系统文件。Quarter软件编程的Verilog程序,包含仿真调试界面。(Design of FPGA system based on SHA-1 algorithm and DS28E01 encryption chip。)
    2020-11-24 21:29:34下载
    积分:1
  • verilog编写的1024点的fft快速傅立叶变换代码
    说明:  FFT 1024 point, in 10 state
    2020-12-18 20:29:11下载
    积分:1
  • ram
    代码实现了一个由32位寄存器组成的寄存器组,并有多个控制输入和两个输出,方便使用。(The code implements a 32-bit register consisting of registers, and there are multiple control inputs and two outputs, easy to use.)
    2009-10-23 16:09:44下载
    积分:1
  • 减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制...
    减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲; count_en:计数器计数使能控制(1:计数/0:停止计数); updown:计数器进行自加/自减运算控制(1:自加/0:自减); load_d-a counter a reduction, design requirements using Verilog HDL design of a counter. Asynchronous requests with counter-home/reset functions can be carried out by self and self-count reduction, cycle counting of 2 ^ N (N for binary digit). Second, the principle of design input/output Description : d : asynchronous home several data input; Q : The current counter data output; Clock : clock pulse; Count_en : Counting enable control (1 : Counting/0 : Stop counting); Updown : dollars several self-Canada/reduction Operational control (1 : Since the plus/0 : Since decrease); load_d
    2022-01-28 03:17:59下载
    积分:1
  • fpga驱动单个灯构成的点阵的程序
    程序设置了fpga 的 5x5点阵驱动程序,代码相对比较简洁,这个程序可以作为fpga输出控制,驱动稳压芯片工作,进而点灯
    2022-05-18 13:42:56下载
    积分:1
  • matlab123
    多个MATLAB设计滤波器的方法程序以及图形实现(number MATLAB filter design methods and procedures and Graphics)
    2006-12-27 23:07:56下载
    积分:1
  • 123456789
    给出了SVPWM算法的详细FPGA实现方法!(A detailed FPGA SVPWM algorithm to achieve the method!)
    2017-04-05 13:50:53下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载