-
一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。
(1) 倒计时:通
一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。
(1) 倒计时:通过小键盘可以实现设定计时时间(以秒为单位,最大计时时间为99.9秒)。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后,自动停止倒计时,同时响铃。
(2) 顺计时:初始值为00.0S,通过键盘实现开始计时和结束计时功能。计时结束后,显示记录的时间。
(3) 用三个发光二极管正确显示以下状态:倒计时状态、顺计时状态、待机状态。
(4) 每当接收到有效按键时,蜂鸣器发出提示声。
顺计时在一次计时中可以记录三个不同的结束时间,并能通过按键显示三次所记录的时间。
-err
- 2022-04-28 05:01:24下载
- 积分:1
-
fsk
基于FPGA的fsk调制程序,包括载波的生成,nco的设置(FPGA-based fsk modulation procedures, including carrier generation, nco settings)
- 2016-05-12 21:00:56下载
- 积分:1
-
final-delivery
Block LU decompostion of a matrix
- 2014-10-08 15:33:16下载
- 积分:1
-
vhdl adder with two input 4
vhdl adder with two input 4-bit and output of 4 bits and carry
- 2022-11-16 00:35:03下载
- 积分:1
-
VHDL语言100例详解
说明: 适合入门及进阶的100个VHDL练习题,从易到难(100 VHDL exercises for beginners and advanced students, from easy to difficult)
- 2020-04-10 16:52:07下载
- 积分:1
-
Design-of-taxi-meter-Based-on-FPGA
本文分析了当前国内外出租车计费系统的基本组成和工作原理及主要的两种设计方式:基于单片机的设计方式和基于FPGA的设计方式;并对这两种实现方式的优点和缺点进行分析,比较后确定本系统的方案:基于FPGA的出租车计费系统的设计。(This paper analyzes the current taxi charging system at home and abroad, working principle and basic components of two major design approach: the design methods based on single chip FPGA-based design approach and the two implementations to analyze the strengths and weaknesses, After comparing the program to determine the system: FPGA-based taxi billing system.)
- 2011-05-11 15:38:37下载
- 积分:1
-
UART
本代码用verilog语言配合sopc和nios实现了串口调试的目的。软件编程用C语言描述,只是比较简单的例子,适合初学者做了解用,本人亲自在EP2C8Q上实践。(The code to use verilog language sopc and nios achieved with serial debugging purposes. Software programming using C language description, but relatively simple example for beginners to do with understanding, I personally EP2C8Q on practice.)
- 2013-09-11 10:48:17下载
- 积分:1
-
verilog 比较基础的教程 呵呵 新手学习学习啊 大家有资料工乡
verilog 比较基础的教程 呵呵 新手学习学习啊 大家有资料工乡-basis of comparison of the tutorial Verilog Ha ha ah novice learn Rural U.S. Data Works
- 2023-08-29 03:10:03下载
- 积分:1
-
memristor
忆阻器的PSPICE仿真,是忆阻器的宏模型,适合于cadence16.5版本(memristor PSPICE simulation)
- 2021-02-20 09:39:43下载
- 积分:1
-
PWM
基于FPGA的PWM控制器设计,包含ADC0820模块,按键扫描,PID,PWM控制器等模块,VHDL语言完成,已仿真通过(PWM controller design based on FPGA, including ADC0820 module, key scan, PID, PWM controllers and other modules, VHDL language completed, through simulation)
- 2016-05-01 15:05:58下载
- 积分:1