-
北斗定位系统卫星下行信号的基带处理部BDSSS-Transmie
北斗定位系统卫星下行信号的基带处理部分——基于FPGA的的直接序列扩频发射机的设计与仿真。，已通过测试。
(Beidou positioning system satellite downlink signal baseband part- based on the design and simulation of the FPGA direct sequence spread spectrum transmitter. , Has been tested.)
- 2012-10-04 00:05:36下载
- 积分：1
-
shperedecode
基于软输出固定复杂度球形译码的高效迭代检测算法，最新的球形译码论文(Iterative detection algorithm based on a fixed complexity soft-output sphere decoding efficiency, sphere decoding papers)
- 2012-09-07 20:36:21下载
- 积分：1
-
一个具有同步置，异步清零的D触发器Verilog作业
设计一个具有同步置1，异步清零的D触发器。
设计一个类似74LS160的计数器(Design an D trigger with synchronous reset 1 and asynchronous reset.
Design a counter like 74LS160.)
- 2020-06-27 00:40:01下载
- 积分：1
-
Booth2_final
该文件是booth乘法器的verilog源代码，经过最终的仿真，可以直接运行(This file is booth multiplier verilog code, after the final simulation, can be directly run)
- 2015-05-08 09:29:56下载
- 积分：1
-
UC1676C
51单片机测试程序，ＩＣ:UC1676,4线串口(51 MCU test program, IC:UC1676 4-LINE, SPI INTERFACE)
- 2020-10-17 11:17:28下载
- 积分：1
-
时钟同步的Verilog代码，signal_sync和crossdomain_signal
跨时钟同步功能的Verilog代码，有两个文件，signal_sync和crossdomain_signal
module signal_sync
(
clk_i,
rst_i,
signal_i,
signal_o,
valid_o,
edge_o,
posedge_o,
negedge_o
);
module crossdomain_signal (
input reset,
input clk_b,
input sig_domain_a,
output sig_domain_b
);
- 2022-02-02 17:04:15下载
- 积分：1
-
13.2_MotionDetec
基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,基于视频的运动检测(System Generator based image processing engineering, multimedia processing on FPGA source code, based on video motion detection)
- 2020-10-23 20:57:22下载
- 积分：1
-
关于Verilog的数字PI控制
资源描述关于PI数字控制的基本思想，和具体实现。。
- 2022-08-18 12:42:13下载
- 积分：1
-
DW_apb_wdt
verilog实现watch dog，可直接用于芯片开发中。(erilog realization watchdog, can be directly used for chip development.)
- 2020-12-25 16:09:06下载
- 积分：1
-
Verilog for lsfr over bist
当设计的记忆与大的部分，其中包括电容对位线。两位线用于执行读和写操作，由于放电电容在写操作中的操作。7T sram 存储单元减少了活性因子的排位线对执行写操作。7T sram 存储单元减少了活性因子的排位线对执行写操作。
- 2023-05-17 22:35:03下载
- 积分：1
