-
一种新型基于双口ram的异步fifo
应用背景传统的异步FIFO,把读写地址信号同步后再进行同步比较以产生空满标志，工作频率低、面积大;由于读写地址的每一位都需要两级同步电路，大量使用寄存器必然要占用很大的面积。这种方法不适合设计大容量的FIFO。关键技术当读、写指针相等也就是指向同一个内存位置时，FIFO可能处于满或空两种状态，必须区分FIFO是处于空状态还是满状态。本代码的做法是把读、写地址寄存器扩展一位，最高位设为状态位，其余低位作为地址位。当读写指针的地址位和状态位全部吻合时，FIFO处于空状态；当读写指针的地址位相同而状态位相反时， FIFO处于满状态。由于读写指针是读写地址转换成格雷码的形式，状态为为高两位。并且经过了modelsim验证，附带源码和测试代码。
- 2023-07-03 17:50:03下载
- 积分：1
-
Desktop
qpsk的fpga实现，包含调制和解调部分，使用verilog语言(FPGA implementation of QPSK)
- 2019-03-16 02:52:26下载
- 积分：1
-
EDanDanAssistg
蛋蛋助手,可以动态配置生成代码格式,方便ORM或或程序员的生成工作 ，经测试
(Egg assistant, can be dynamically configured to generate code format, convenient ORM, or programmer generation work, tested)
- 2012-09-10 00:33:07下载
- 积分：1
-
A4_Led3
led学习控制l44444444444444(led verilog led ccccccc)
- 2019-05-06 09:38:14下载
- 积分：1
-
cpldfpga
《CPLDFPGA嵌入式应用开发技术白金手册》源代码，涉及FPGA/CPLD的各个方面，键盘扫描，LED扫描等简单程序及滤波器等的设计(" CPLDFPGA platinum embedded application development technology handbook" source code, related to FPGA/CPLD all aspects of the keyboard scanning, LED scanning filters, such as simple procedures and design)
- 2009-04-20 20:59:16下载
- 积分：1
-
crc16_8
modbus通讯必须的校验码生成器，可以直接使用(modbus crc16/8 free use)
- 2020-10-22 10:47:23下载
- 积分：1
-
test_vhdl
vhdl测试程序，用于初雪者熟悉hdl的具体语法应用。比较简单了。(VHDL test procedure for the First Snow hdl who are familiar with the application of specific syntax. A relatively simple.)
- 2009-01-09 18:25:34下载
- 积分：1
-
ads1255 spi verilog驱动
ads1255 spi verilog驱动,已测试过，可以使用。
- 2022-03-14 09:02:05下载
- 积分：1
-
ds18b20
verilog编写的ds18b20温度传感器程序，可综合(ds18b20 program written in verilog)
- 2020-10-29 10:29:56下载
- 积分：1
-
defog
说明： 图像去雾算法FPGA实现，使用xilinx Vivado开发环境(Image dehazing algorithm FPGA implementation using xilinx Vivado development environment)
- 2021-02-18 15:49:45下载
- 积分：1
