登录
首页 » Verilog » Median Filter

Median Filter

于 2022-03-02 发布 文件大小:58.47 kB
0 115
下载积分: 2 下载次数: 1

代码说明:

基于FPGA开发3*3模板的Median Filter,均值滤波器的缺点是,会使图像变的模糊,原因是它对所有的点都是同等对待,在将噪 声点分摊的同时,将景物的边界点也分摊了。为了改善效果,就可采用加权平均的方式来构造滤波器。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog_curr_design
    说明:  实现中采用 Verilog HDL 描述、 ModelSim 进行功能仿真、 Quartus II 进行逻辑综合和适配下载(Design of table tennis game machine)
    2020-07-16 21:49:36下载
    积分:1
  • Cordic实现Sin Cos, Verilog
    verilog语言实现的cordic算法,计算sin cos三角函数
    2023-06-11 16:25:04下载
    积分:1
  • 05_key_test
    利用FPGA实现对外设按键的控制,例如用户库用按键控制跑马灯的效果(FPGA is used to realize the control of external keys, such as the effect of user database using keys to control the running horse lamp)
    2020-06-16 10:00:11下载
    积分:1
  • can总线
    说明:  SJA1000的ip核和相关测试脚本,OPENCORES 下载(SJA1000 IP downloads from opencores)
    2019-11-15 10:07:14下载
    积分:1
  • 用Verilog HDL实现的uart通用串口通信程序,已经验证成功
    在ISE下开发的通用串口通信程序,使用的编程语言是Verilog HDL语言,采用了fifo,已经进行实验验证通过,适合Verilog初学者,欢迎交流学习。
    2022-07-10 18:29:55下载
    积分:1
  • 802.11a的基带检测
    802.11a的基带分组检测的verilog实现,其使用了分组检测的优化算法——延时相关保存算法,具有由于的检测性能。
    2022-03-26 03:59:22下载
    积分:1
  • 1_Carm
    经典的OV5642的verilog驱动程序(Verilog Driver of Classic OV5642)
    2019-03-19 13:38:29下载
    积分:1
  • fft
    说明:  用FPGA实现8点fft,整个代码使用verilog编写,主要运用了加法器和乘法器,简单易懂(8-point FFT with FPGA, The whole code is written by Verilog, mainly using adder and multiplier, which is easy to understand)
    2021-03-29 20:59:10下载
    积分:1
  • ds190-Zynq-7000-Overview
    zedboard的资料说明书,可以帮助你理解(zedboard data sheets, can help you understand)
    2012-11-06 10:51:14下载
    积分:1
  • stopwatch-based-on-VHDL
    基于VHDL的电子秒表的设计,使用VHDL语言描述一个秒表电路,利用QuantusII软件进行源程序设计,编译,仿真,最后形成下载文件下载至装有FPGA芯片的实验箱,进行硬件测试,要求实现秒表功能。(Design of electronic stopwatch based on VHDL)
    2013-11-27 15:42:41下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载