登录
首页 » VHDL » master and slave code

master and slave code

于 2022-03-02 发布 文件大小:13.87 kB
0 149
下载积分: 2 下载次数: 1

代码说明:

集成电路的规模日益扩大

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 对乒乓球比赛FPGA代码
    fpga code for pong game
    2022-12-07 00:25:03下载
    积分:1
  • fft
    FPGA实现FFT算法的源代码及工程文件,此工程为ISE工程项目。有详细的说明,可以运行。(FPGA Implementation of FFT algorithm source code and project files, this works for the ISE project. There are detailed instructions, you can run.)
    2013-10-12 17:21:32下载
    积分:1
  • TOFED_Dataflow
    Take its complement by applying DeMorgan’s theorem to obtain F in the form of product of complemented products.
    2014-11-08 06:56:35下载
    积分:1
  • multiplier_interface
    verilog 写的工程,是个基于流水线的乘法器(verilog write the works, is based on a pipelined multiplier)
    2012-09-21 10:04:54下载
    积分:1
  • binary LDPC DECODER
    二进制LDPC解码器:
    2022-05-31 06:59:45下载
    积分:1
  • 1 第二个计时器 impliomentation vhdl
    一第二个计时器为斯巴达 6 fpga-结构设计的
    2022-03-13 08:22:16下载
    积分:1
  • stopwatch-based-on-VHDL
    基于VHDL的电子秒表的设计,使用VHDL语言描述一个秒表电路,利用QuantusII软件进行源程序设计,编译,仿真,最后形成下载文件下载至装有FPGA芯片的实验箱,进行硬件测试,要求实现秒表功能。(Design of electronic stopwatch based on VHDL)
    2013-11-27 15:42:41下载
    积分:1
  • div_fru
    介绍分频器的好资料。不光有奇数分频、偶数分频,还有小数分频。相信把这个资料理解透了后以后分频器的设计就不是问题了。(Introduction divider good information. Not only have an odd frequency, even frequency, there are fractional. I believe understanding this information through the post after the Divider is not a problem.)
    2010-06-17 21:52:55下载
    积分:1
  • verilog 写的 多功能数字钟
    verilog 写的 多功能数字钟-verilog to write multi-functional digital clock
    2023-03-18 14:30:04下载
    积分:1
  • 串并转换程序,由串行输出转换为4位的并行输出
    串并转换程序,由串行输出转换为4位的并行输出-String and the conversion process, from the serial output is converted to 4-bit parallel output
    2022-04-12 06:17:43下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载