登录
首页 » Verilog » 向上和向下计数器在不同的机制

向上和向下计数器在不同的机制

于 2022-03-03 发布 文件大小:10.74 kB
0 132
下载积分: 2 下载次数: 1

代码说明:

我重视基本的向上和向下计数器。这不是基本up_down counter.this编码方法不同有关。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CACPU
    basic cpu design in verilog
    2016-01-11 23:26:01下载
    积分:1
  • 浮点单元
    本文档介绍了Verilog双精度浮点内核,这些
    2023-03-23 11:50:04下载
    积分:1
  • rectifier
    三相PWM整流,实现功率双向流动,可保持直流侧电压稳定(three-phase PWM rectifier, power can bidirectional flow ,can maintain the stable DC voltage)
    2012-11-28 09:19:54下载
    积分:1
  • irdecode
    自己编写的红外解码子程序,但CPU资源占用较高,作教学示范用途。(prepared their infrared decoding routines, but higher occupancy CPU resources for teaching demonstration purposes.)
    2006-11-05 13:51:28下载
    积分:1
  • UART_real_time_clock
    This is an UART real time clock
    2009-06-07 01:21:41下载
    积分:1
  • fft
    说明:  用VERILOG语言实现的频谱分析仪(FFT)(VERILOG language with the Spectrum Analyzer (FFT))
    2009-08-09 16:30:23下载
    积分:1
  • Flash-Memory-RAM
    周立功Fusion StartKit,fpga开发板的实验例程,Flash Memory初始化RAM实验(ZLG Fusion StartKit, fpga development board test routines Flash Memory Initialize RAM experiments)
    2013-03-07 20:36:48下载
    积分:1
  • svpwm3
    说明:  基於空間向量調變的開關法,在於載波做比較切出方波再送至開關讓馬達啟動(Based on the switching method of space vector modulation, the square wave is cut out for carrier comparison and sent to the switch to start the moto)
    2019-01-04 16:07:37下载
    积分:1
  • ddr2_controller
    A controller for DDR2 on FPGA with vhdl, content testbench, model and textfile-generation/data-detection using python.
    2015-11-16 00:31:22下载
    积分:1
  • Verilog-learning-experience
    初学学习verilog的经验,可以帮助新手以正确的思维方式,学习方法学习。(Verilog learning experience)
    2013-09-30 09:51:04下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载