登录
首页 » Verilog » FIFO_design

FIFO_design

于 2022-03-03 发布 文件大小:219.27 kB
0 105
下载积分: 2 下载次数: 1

代码说明:

FIFO 是首字母缩略词为第一次中,第一次出来,这是与相关的方式组织和操纵的抽象 相对于时间和优先顺序的数据。此表达式描述队列处理技术的原则或 为相互冲突的需求提供服务的订购过程的第一次来,先到先得 (FCFS) 行为: 哪里人 他们到达的顺序离开队列或等轮到在交通控制信号。 FCFS 也是 FIFO 操作系统调度算法,使每个进程的 CPU 的行话术语 他们来的顺序的时间。在更广泛的意义上,后进先出法或最后一次在第一次出的抽象是相反的 FIFO 组织的抽象。区别也许是最清晰的考虑不太常用的同义词 后进先出等 FILO (指最后一出)。本质上,两者都是一个更广义的列表的具体案件 (其中 可以访问任何位置)。区别在于不在列表中 (数据),但在访问内容的规则。其中一个 子类型将添加到一端,并从其他起飞,它的对面花和只在一端上放的东西。[] 1 从队列中移除的项特设办法的俚语变异铸造或被作为 OFFO,站立 为上-火先出。优先队列是一个变体的队列的名称 FIFO,没有资格

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 7_ImageEnhance
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像增强处理,平滑,锐化,滤波(System Generator based image processing engineering, multimedia processing FPGA implementation source code, image enhancement, smoothing, sharpening, filtering)
    2020-10-20 21:07:24下载
    积分:1
  • Aluno
    Example of programming fifo in c
    2013-01-17 00:23:28下载
    积分:1
  • chengfa_1
    说明:  FPGA实现四位数与四位数乘法,有仿真波形,合理利用FPGA资源(Four-digit and four-digit multiplication is realized by using FPGA. It has simulation waveform and makes rational use of the resources of the FPGA.)
    2020-06-21 00:00:02下载
    积分:1
  • 中值滤波verilog
    中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog
    2023-03-28 00:30:04下载
    积分:1
  • sample_SPI
    这是一个瑞萨R78/G13的SPI演示程序,详细的放置了说明,很有用的源码(This is one of the SPI Renesas R78/G13 demonstration program, placed a detailed description of very useful source)
    2013-09-03 02:59:19下载
    积分:1
  • ch3ex
    部分组合逻辑数字电路的VHDL代码,包含必要的功能描述(Some combinational logic digital circuits VHDL code, containing the necessary functional description)
    2009-01-31 21:26:34下载
    积分:1
  • ssb
    ssb的调制与解调,包括信号的产生、乘法器、加噪、BPF、解调等部分。(ssb modulation and demodulation, signal generation, multiplier, adding noise, BPF, demodulation section.)
    2013-04-11 16:02:10下载
    积分:1
  • 代码可以实现时隙交换MT89L80芯片功能,完成256x256个时隙交换
    使用Verilog编写代码,实现集成芯片MT89L80的功能,代码配置ram后可以直接使用,完成256x256个时隙交换,其中主要模块包括接收模块、发送模块、cpu接口模块,寄存器配置模块,接续寄存器模块等。
    2022-09-12 20:55:03下载
    积分:1
  • SinglePeriodCPU
    说明:  verilog语言书写,单周期CPU源码(single period CPU)
    2020-11-25 11:59:32下载
    积分:1
  • fenpin
    开发工具是quartus II 7.0以上版本,这是一个verilog语言的分频器设计,个人作业设计,供参考学习(verilog,quartus II 7.0)
    2012-06-15 11:02:00下载
    积分:1
  • 696518资源总数
  • 105908会员总数
  • 30今日下载