登录
首页 » Verilog » upp 接口,verilog

upp 接口,verilog

于 2022-05-05 发布 文件大小:8.67 kB
0 227
下载积分: 2 下载次数: 3

代码说明:

FPGA之间通信,或者FPGA和DSP之间通信的接口协议,用verilog代码编写,验证可用!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • lesson1
    eda的入门学习课件,老师不错,内容页挺好的(eda learning files)
    2012-12-14 22:39:31下载
    积分:1
  • 如何提取嘴唇检测
    你好 附上有不同的图像搜索可用的链接的所有图像。
    2022-09-28 16:50:04下载
    积分:1
  • verilog spwm
    电子设计竞赛中获二等奖,在FPGA中实现的两路自然采样SPWM
    2022-01-25 20:26:57下载
    积分:1
  • robust_fir_latest.tar
    滤波器 Generaic FIR Filter(Generaic FIR Filter)
    2011-11-17 15:51:23下载
    积分:1
  • BNN-PYNQ-master
    在PYNQ-Z1上搭建二值神经网络(BNN)(Building two value neural network (BNN) on PYNQ-Z1)
    2018-01-15 11:34:33下载
    积分:1
  • AXI-HP-ZYNQ
    用Vivado IPI搭建的Zynq-7000 PS到PL通信过程,使用了AXI-HP接口,利用AXI-DMA IP实现直接读写DDR的过程,软件可以配置传输尺寸。(The Zynq-7000 PS to PL communication process is built by Vivado IPI. AXI-HP interface is used, and AXI-DMA IP is used to read and write DDR directly. The software can configure the transmission size.)
    2020-12-01 20:39:27下载
    积分:1
  • ad9649的fpga驱动程序cf_ad9649_ebz_edk_14_4_2013_03_19
    ad9649的fpga驱动程序,FMC接口,基于Xilinx KC705(AD9649 Evaluation Board, FMC Interposer & Xilinx KC705 Reference Design)
    2020-06-28 14:00:02下载
    积分:1
  • cpu32 _加法器
    介绍 verilog 语言,用于实现包括乘法计算两个 32 位数字。在码,我输入我的 CWID 和 41411 来验证功能。您可以更改要计算不同的值的十六进制文件。体系结构 ︰ 携带-波纹 + 进位跳跃。
    2022-07-07 11:54:51下载
    积分:1
  • FPGA的串口通信verilog代码
    基于FPGA平台的verilog语言编写的uart串口通信代码,可以实现发射和接收,并附有multism仿真代码。可以实现功能。Uart serial communication code written based on FPGA platform verilog language can realize transmit and receive, with multism simulation code. Can achieve the function.
    2022-09-15 02:40:03下载
    积分:1
  • Tri-Eth
    采用xilinx三太以太网ip核,tri-mode MAC完成千兆以太网数据传输(Too Ethernet using xilinx ip three nuclear, tri-mode MAC Gigabit Ethernet data transmission is completed)
    2014-03-06 22:00:43下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载