登录
首页 » Verilog » upp 接口,verilog

upp 接口,verilog

于 2022-05-05 发布 文件大小:8.67 kB
0 130
下载积分: 2 下载次数: 2

代码说明:

FPGA之间通信,或者FPGA和DSP之间通信的接口协议,用verilog代码编写,验证可用!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA的电子琴的设计
    暑期实习,基于FPGA的电子琴,任意分频。                                                                                                                                                                
    2023-02-07 01:35:04下载
    积分:1
  • 频率计实验程序代码
    说明:  XC7A35TCSG324-1的Verilog频率计程序,支持十分频,支持切换内外信号输入(Verilog frequency meter program of xc7a35tcsg324-1 supports decadal frequency division and switching internal and external signal input)
    2019-12-24 13:40:45下载
    积分:1
  • XUAN-ZHUAN-led
    旋转LED 实现自适应转速 字幕滚动 对接的程序(Rotating LED Adaptive Speed ​ ​ subtitles scroll docking program)
    2013-02-06 16:17:56下载
    积分:1
  • PWM
    说明:  通过一个计数器来实现输出信号的占空比要求,可以将duty_cycle分配到拨码开关上,LED分配到发光二极管上,然后调节拨码开关,即可看到LED的亮度发生变化.(The duty cycle of the output signal can be assigned to the dial switch by a counter, and the LED can be assigned to the light emitting diode. Then the brightness of the LED can be seen by adjusting the dial switch.)
    2020-06-16 13:20:02下载
    积分:1
  • 核心发电机与设计实现
    本实验室练习的目的是为了了解有关生成内核的项目和实施上斯巴达 2 设计的概念或斯巴达 3 板.Xilinx 是可编程逻辑市场中的最大供应商。其 Fpga 在世界使用最广泛。目前其 Fpga 主要分为 3 家庭 ︰ 容量 7(most powerful),Kintex-7(mid-range) & Artix-7(least powerful),7 代表当前一代。起初,有只有两个,高功率 (容量系列) 和高容量 (斯巴达系列)。斯巴达 3 已经做过的最广泛使用 FPGA 之一,目前很多教育机构使用它向学生传授数字逻辑设计。
    2022-10-16 04:15:03下载
    积分:1
  • 20190717 - Copy
    this describes building spi block on verilog hdl and programming them on an fpga device
    2020-06-21 21:40:02下载
    积分:1
  • FFT程序,基于verilog
    基于VHDL语言编写的FFT程序,256点,旋转因子存在自己编写的ROM里面,乘法器和数据存储采用的是IP核,若是需要使用,需要添加IP核,否则无法运行
    2022-10-15 21:35:03下载
    积分:1
  • Complete-RAM
    ram 64KB designed by haneesh in verilog
    2011-07-15 00:57:01下载
    积分:1
  • cordic
    说明:  实现可连续输入数据做三角函数变换处理,通过verilog代码实现,(It realizes triangular function transformation for continuous input data.)
    2020-06-21 22:40:01下载
    积分:1
  • newViterbi217
    基于IEEE802.11n标准,采用verilog语言设计的(2,1,7)卷积码viterbi译码器,支持1/2,2/3,3/4,5/6四种码率的译码,以测试无误(IEEE802.11n standard Verilog language design (2,1,7) convolutional code viterbi decoder support 1/2, 2/3, 3/4, 5/6 four bit rate decoding to test and correct)
    2020-06-29 08:40:01下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载