-
30
说明: 30 bus for atp design
- 2016-02-14 19:41:55下载
- 积分:1
-
dds
基于DDS和SOPC的谐波信号发射器,拥有可调节的频率,阶段和谐波比例的谐波信号发射器由本文所设计。(Based on DDS and SOPC harmonic signal transmitter, with adjustable frequency, phase and harmonic proportion of harmonic signal transmitter designed by this article.)
- 2016-04-26 09:21:50下载
- 积分:1
-
基于DE2的直接数字频率合成(DDS)设计
DDS建立在采样定理基础上,首先对需要产生的波形进行采样,将采样值量化后存入查找表,然后通过地址将数据读出,再经过 D/A得到模拟量。以输出正弦波为例,,A 是幅度,使用乘法器得到,我们主要是控制相位,即控制频率与初相。等时间间隔输出,可以视为相位是累加变化的。相位输出就是ROM 的地址信号,通过改变步长K,达到控制频率的效果。
- 2022-08-06 17:33:42下载
- 积分:1
-
AGC
使用FPGA完成AGC 自动增益的代码,适合初学者(FPGA to complete the use of AGC automatic gain code, suitable for beginners)
- 2020-12-28 16:09:01下载
- 积分:1
-
LVDS-application-Verilog-HDL-code
LVDS的应用的Verilog HDL例子程序(LVDS example of the application procedures for the Verilog HDL)
- 2011-09-30 20:24:02下载
- 积分:1
-
hilbert
用VHDL实现了希尔伯特滤波器,即就是幅度不变,而相位移动90度(use vhdl to accomplish the hilbert filter)
- 2020-12-29 18:09:02下载
- 积分:1
-
Lab15_sw2reg
开关数据加载到寄存器并显示的设计与实现.3. 设计一个可以把4个开关的内容存储到一个4位寄存器的电路,并在最右边的7段显示管上显示这个寄存器中的十六进制数字。我们使用到去抖动模块clock_pulse, 用btn[0]作为输入;8位寄存器模块,用btn[1]作为加载信号;7段显示管上的显示模块x7segbc;分频模块clkdiv,用以产生模块clock_pulse和x7segbc的clk190时钟信号。(Design of switching data is loaded into the register and display the.3. design and implementation of a 4 switch content storage circuit to a 4 bit register, and in the 7 section of the most on the right shows the register in the sixteen decimal digital display tube. We used to go to the jitter module clock_pulse, with btn[0] as the input 8 bit register module, as the loading signal by btn[1] 7 segment display module on the x7segbc pipe frequency module clkdiv, clk190 clock signal for generating module clock_pulse and x7segbc.)
- 2014-03-30 09:50:48下载
- 积分:1
-
fpga spimaster
基于fpga的spi master testbench, 适合初学者
- 2022-03-26 06:47:31下载
- 积分:1
-
nseval
nseval - Object evaluation, includes control method execution.
- 2014-10-15 14:18:05下载
- 积分:1
-
AVQR
单相的主动式电压质量控制器 对电压跌落进行了补偿(single-phase AVQR for power quility improvement)
- 2012-10-29 15:52:24下载
- 积分:1