-
VHDL-SUBWAY
基于QuartusII环境下的地铁自动售票系统(Subway auto ticketing system based on QuartusII)
- 2011-04-20 09:35:24下载
- 积分：1
-
FIFO
Simulation and Synthesis Techniques for Asynchronous
FIFO Design
- 2013-08-27 16:07:08下载
- 积分：1
-
sm4 vhdl
sm4密码算法在FPGA上的实现。 编程语言为VHDL，开发工具是quartus13.1，已在modelsim上仿真通过。压缩包包含两个.v文件，一个是sm4算法的库函数文件，一个是sm4算法的top文件。
- 2022-11-05 14:20:03下载
- 积分：1
-
FPGA_SSI
说明： 文档中的verilog代码实现了FPGA与SSI总线的数据协议链接(Verilog code in the document of the FPGA data bus protocol and SSI links)
- 2021-04-19 17:08:51下载
- 积分：1
-
vivek
THIS IS A SOURCE CODE FOR LIFT IN VHDL LANGUAGE
- 2012-04-08 02:01:07下载
- 积分：1
-
CCD
对ccd图像进行解码采集，并通过VGA输出(Ccd image decoding of the collection, and through the VGA output)
- 2009-07-16 22:35:30下载
- 积分：1
-
uart01
一种实现计算机接口rs232与FPGA通信的基于VHDL语言设计的一段非常简洁的程序(A RS232 computer interface implementation with FPGA-based VHDL language communications designed a very simple procedure)
- 2009-03-15 23:13:42下载
- 积分：1
-
VHDL的循环冗余校验发生器和接收器
VHDL cyclic redundancy check generator und receiver
- 2022-01-23 11:24:26下载
- 积分：1
-
exercise
使用verilog硬件设计语言在FPGA板子上STOPWATCH 秒表设计。(Using verilog hardware design language STOPWATCH stopwatch design on FPGA board.)
- 2014-02-20 16:20:33下载
- 积分：1
-
本文件解压后clock_time.vhd采用编程环境maxplusII，完成时间秒定时、记时，设置时间秒、声光报警等功能。...
本文件解压后clock_time.vhd采用编程环境maxplusII，完成时间秒定时、记时，设置时间秒、声光报警等功能。-this document unpacked clock_time.vhd maxplusII use programming environment, the time for completion seconds timing, Hutchison, the set-up time seconds, sound, light, alarm functions.
- 2022-07-03 03:02:23下载
- 积分：1
