网站首页

6级流水，verilog实现浮点数的加法，其中浮点数格式符合IEEE754标准...

于 2023-09-01 发布文件大小:1.90 kB

 0  246

下载积分: 2 下载次数: 1

我要下载

代码说明：

6级流水，verilog实现浮点数的加法，其中浮点数格式符合IEEE754标准-6 water, verilog realize the floating point adder, in which floating-point format in line with the IEEE754 standard

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

fpga
简易数字存储示波器verilog源代码经过EP2C8Q208C8验证(Simple digital storage oscilloscope verilog source code has been verified EP2C8Q208C8)

2013-07-16 13:04:03下载

积分：1
VHDL
VHDL-2008 Just the New Stuff Peter J. Ashenden Consultant Ashenden Designs

2022-03-31 09:30:59下载

积分：1
数字电压表程序
基于FPGA的数字电压表两种方案一种VHDL一种Verilog(Digital voltmeter based on FPGA)

2018-04-04 21:33:14下载

积分：1
ram2fifo
异步fifo实现，通过双口ram实现异步fifo(Asynchronous FIFO implementation, through dual port RAM to achieve asynchronous FIFO)

2018-09-21 09:25:35下载

积分：1
速率发生器
应用背景通用模块，以产生可重构的源时钟频率的传输速率。该模块可用于UART，自定义串口协议等。提供一个时钟发生器模块产生可选；-波特利率和；——时钟源（可选择分因素）；还产生接收；——时钟的16倍，8倍，倍，倍的传输波特率；关键技术UART，VHDL，FPGA，CPLD programmanle逻辑器件。设备无关的代码

2023-01-24 03:05:04下载

积分：1
初学verilog HDL时找的好资料大家共享
初学verilog HDL时找的好资料大家共享-Beginners should try to find a good share information

2022-04-16 20:31:37下载

积分：1
sd_ctrl
利用verilog实现对SD卡的控制，可以实现对SD卡的读写。(Verilog SD)

2020-12-27 21:49:03下载

积分：1
基于FPGA 的俄罗斯方块游戏
FPGA上使用硬件描述语言实现俄罗斯方块游戏，该游戏支持PS2键盘输入，VGA视频输出，游戏可以选择不同的难度，同时可以记录显示游戏得分，同时包含VC上位机方块形状编辑器的一整套项目方案

2022-11-05 11:50:12下载

积分：1
mul24x24
24位x24位的乘法器十分详细24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器24位x24位的乘法器(24-bit x24-bit multiplier very detailed 24-bit x24-bit 24-bit x24-bit multiplier of the multiplier 24-bit x24-bit 24-bit x24-bit multiplier of the multiplier 24-bit x24-bit 24-bit x24-bit multiplier of the multiplication Explorer 24-bit x24 multiplier 24-bit x24-bit multiplier)

2009-06-08 10:00:58下载

积分：1
抢答器仿真
本文件包括整个基于QuartusII实现的抢答器模块，其下包括各个分模块，实现效果较不错。

2022-08-10 14:21:30下载

积分：1

696516资源总数
106648会员总数
8今日下载

6级流水，verilog实现浮点数的加法，其中浮点数格式符合IEEE754标准...

0 个回复

热门标签

热门下载