网站首页

6级流水，verilog实现浮点数的加法，其中浮点数格式符合IEEE754标准...

于 2023-09-01 发布文件大小:1.90 kB

 0  225

下载积分: 2 下载次数: 1

我要下载

代码说明：

6级流水，verilog实现浮点数的加法，其中浮点数格式符合IEEE754标准-6 water, verilog realize the floating point adder, in which floating-point format in line with the IEEE754 standard

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

stopwatch_if
用IF语句实现秒表功能的代码，显示范围在000至99.9.(Stopwatch function code with the IF statement, displayed in the range of 000 to 99.9.)

2015-07-13 22:33:36下载

积分：1
psk_rician-channel-MATLAB
QPSK在赖斯信道下的模拟仿真，包括K=6和K=10下的情况(QPSK in, Laisi Xin Road, under the simulation, including the case of K = 6 and K = 10 under)

2013-04-26 21:30:18下载

积分：1
用VHDL源PS2鼠标实现
用vhdl实现ps2鼠标的源程序-achieved using VHDL source ps2 mouse

2022-01-28 20:28:25下载

积分：1
dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过...
dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-dds dspbuilder under the VHDL source code and test incentives document matl ab model, the simulation under through modelsim

2022-06-20 23:49:32下载

积分：1
pc104接口的verilog代码，仅供参考
pc104接口的verilog代码，仅供参考-pc104 verilog interface code for reference purposes only

2022-12-27 10:00:03下载

积分：1
traffic_light
完成交通灯的所有功能，已经通过验证。希望大家多多指教。(Completion of all the features of traffic lights, have been authenticated. Hope the exhibitions.)

2011-11-29 20:17:58下载

积分：1
Marquee procedures described in VHDL, for beginners to practice
VHDL描述的跑马灯程序，用于初学者练习-Marquee procedures described in VHDL, for beginners to practice

2022-05-27 22:24:01下载

积分：1
FPGA
基于FPGA实现的一种新型数字锁相环-FPGA-based realization of a new type of digital phase-locked loop

2023-01-20 11:30:04下载

积分：1
Character_LCD
This Book description about LCD in Board DE2

2012-07-06 11:28:58下载

积分：1
rams
说明： combinatorial modules

2019-04-13 19:41:21下载

积分：1

696516资源总数
106457会员总数
15今日下载

6级流水，verilog实现浮点数的加法，其中浮点数格式符合IEEE754标准...

0 个回复

热门标签

热门下载