网站首页

6级流水，verilog实现浮点数的加法，其中浮点数格式符合IEEE754标准...

于 2023-09-01 发布文件大小:1.90 kB

 0  190

下载积分: 2 下载次数: 1

我要下载

代码说明：

6级流水，verilog实现浮点数的加法，其中浮点数格式符合IEEE754标准-6 water, verilog realize the floating point adder, in which floating-point format in line with the IEEE754 standard

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ISE
设计一4位比较器,画出门级电路图,用verilog语言完成设计。 (Design a four comparators, drawing out level circuit diagram, complete the design using verilog language. )

2015-12-11 21:16:12下载

积分：1
ds312_Spartan-3E-FPGA
FPGA资料与所用元器件的数据参考手册与应用指南(ds312_Spartan-3E FPGA Family )

2012-09-18 21:43:54下载

积分：1
讲解快速傅里叶变换
讲解快速傅里叶变换--FFT快速算法的文章。-On Fast Fourier Transform- FFT fast algorithm for the article.

2022-06-01 02:12:26下载

积分：1
ad7606
AD7606采集代码，用于verilog 驱动 AD7606 adc SPI 串口方式(AD7606 acquisition code, used for Verilog drive AD7606 ADC SPI serial mode)

2021-05-12 18:30:02下载

积分：1
ug948-design-files
Xilinx Sysgen User Guide

2018-10-14 21:54:22下载

积分：1
卡内基梅陇大学verilog课程讲义-unlocked
说明： verilog讲义卡内基梅陇大学verilog课程讲义-unlocked 卡内基梅陇大学verilog课程讲义-unlocked(Verilog Course Lectures at Carnegie Mellon, University Verilog Course Lectures at Carnegie Mellon University Verilog Course Lectures at Carnegie Mellon University)

2020-06-20 18:00:02下载

积分：1
7-segment
VHDL Design of BCD to 7-segment decoder using PROM

2009-05-04 02:44:02下载

积分：1
FPGA时钟闹钟+电子琴+lcd显示
xlinx sparten 3E实验板，实现时钟闹钟功能，闹钟播放电子音乐，时钟，闹钟通过LCD屏显示。自己写的，亲测可用。

2022-03-05 16:40:01下载

积分：1
俩个比较好的计数器的vhdl代码：一个是n位通用计数器，一个是的用到的语法比较全面。是比较好的学习资料...
俩个比较好的计数器的vhdl代码：一个是n位通用计数器，一个是的用到的语法比较全面。是比较好的学习资料-Both a relatively good counter VHDL code: one is the generic n-bit counter, one is the syntax used in the more comprehensive. Is a better learning materials

2022-02-21 03:30:56下载

积分：1
controller
说明： alu control 控制部件 alu control 控制部件(alu control)

2010-04-30 10:55:26下载

积分：1

696518资源总数
105895会员总数
18今日下载

6级流水，verilog实现浮点数的加法，其中浮点数格式符合IEEE754标准...

0 个回复

热门标签

热门下载