登录
首页 » VHDL » VHDL FPGA 流水灯实验

VHDL FPGA 流水灯实验

于 2022-03-05 发布 文件大小:632.95 kB
0 139
下载积分: 2 下载次数: 2

代码说明:

应用背景流水灯实验,FPGA基础   设计流程   程序下载   流水灯实验,FPGA基础   设计流程   程序下载流水灯实验,FPGA基础   设计流程   程序下载流水灯实验,FPGA基础   设计流程   程序下载流水灯实验,FPGA基础   设计流程   程序下载流水灯实验,FPGA基础   设计流程   程序下载流水灯实验,FPGA基础   设计流程   程序下载流水灯实验,FPGA基础   设计流程   程序下载关键技术VHDL   基本语法   设计思想   FPGA基础实例   VHDL   基本语法   设计思想   FPGA基础实例VHDL   基本语法   设计思想   FPGA基础实例VHDL   基本语法   设计思想   FPGA基础实例VHDL   基本语法   设计思想   FPGA基础实例VHDL   基本语法   设计思想   FPGA基础实例

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CORDIC_vhdl
    基于VHDL语言的CORDIC算法实现,用于计算sin(x),cos(x)等,实测可用(Based on VHDL CORDIC algorithm, used to calculate sin (x), cos (x), etc., the measured available)
    2020-11-27 22:19:31下载
    积分:1
  • counter4b
    Vivado同步计数器VHDL设计 具有异步复位和同步预置数功能 同步计数器同步计数器同步计数器(The Vivado synchronous counter VHDL is designed with asynchronous reset and synchronous preset function, synchronous counter, synchronous counter and synchronous counter.)
    2021-03-26 14:29:13下载
    积分:1
  • SSI-ABZ
    说明:  SSI转ABZ信号FPGA程序,测试完全可用(Function of SSI convert to ABZ signal,is available)
    2019-05-19 15:37:48下载
    积分:1
  • 对实例的Nios II开发的源代码,主要基于NIO…
    本源码为Nios II的开发示例,主要演示基于Nios II的uCOS的移植。开发环境QuartusII。 本示例十分经典,对基于SOPC开发的FPGA初学者有很大帮助。-The source code for the Nios II development of examples, mainly based on the Nios II shows the uCOS transplant. Development environment QuartusII. This example is very classic, FPGA-based SOPC development of great help for beginners.
    2022-07-16 15:35:51下载
    积分:1
  • 3P3_wimdow
    图像插值算法,窗口为3*3,用于图像的除去死点,以及提高清晰度或者使图像柔和(3*3 window)
    2012-02-28 15:36:02下载
    积分:1
  • FPGA实现Jpeg压缩,和视频采集程序
    说明:  FPGA实现Jpeg压缩,和视频采集程序(Zynq - Main - register access Mio)
    2020-03-13 23:25:40下载
    积分:1
  • 开关、 灯、 和多路复用器-DE2-115
    此练习的目的是要了解如何连接简单的输入和输出到 FPGA 芯片的设备和 实现电路,使用这些设备。我们将作为投入 DE2 系列主板上使用 SW17
    2023-03-02 02:20:04下载
    积分:1
  • DW_apb_wdt
    verilog实现watch dog,可直接用于芯片开发中。(erilog realization watchdog, can be directly used for chip development.)
    2020-12-25 16:09:06下载
    积分:1
  • VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题
    VHDL开发的计数器。源程序不复杂,应该都能看懂。最重要的注意:是时序问题-VHDL development of the counter. Source code is not complicated, should be able to understand. The most important Note : Timing is the issue
    2022-05-14 00:07:18下载
    积分:1
  • Clock_1602
    基于FPGA的1602时钟显示,驱动1602显示时钟,矩阵键盘调时(1602 FPGA-based clock display, clock display driver 1602, when the transfer matrix keyboard)
    2011-06-29 00:58:51下载
    积分:1
  • 696516资源总数
  • 106409会员总数
  • 8今日下载