登录
首页 » VHDL » FPGA基于VHDL的Turbo码

FPGA基于VHDL的Turbo码

于 2022-03-06 发布 文件大小:164.98 kB
0 117
下载积分: 2 下载次数: 1

代码说明:

如果本版权声明未从文件中删除,并且任何衍生作品包含原始版权声明和相关免责声明,则可以不受限制地使用和分发本源文件。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • uvm_use_pipelined_ahb
    一个简单的uvm搭建的ahb简单实例,包含了各个组件以及编译的运行的脚本(one sample example about ahb,include every component and compile script)
    2020-10-21 12:17:24下载
    积分:1
  • project_1
    简单的一个Verilog小程序,适合刚接触的人群(A simple Verilog small program, suitable for people just contact)
    2020-06-16 22:20:01下载
    积分:1
  • vhdl经典源代码――vga控制,入门者必须掌握
    vhdl经典源代码――vga控制,入门者必须掌握-vhdl classical source code-- vga control, beginners must master
    2022-03-28 12:21:35下载
    积分:1
  • buffer
    用verilog实现的buffer,经过了fpga平台验证。(Implement buffer with verilog.)
    2020-10-28 12:19:58下载
    积分:1
  • 蓝牙HCI―UART与并口的FPGA控制接口设计
    蓝牙HCI―UART与并口的FPGA控制接口设计-Bluetooth HCI-UART and parallel port control interface of the FPGA design
    2022-07-10 22:33:51下载
    积分:1
  • 高速FIFO,verilog设计。速度高达130Mhz
    高速FIFO,verilog设计。速度高达130Mhz-High-speed FIFO, verilog design. Speed up to 130MHz
    2023-06-26 05:15:03下载
    积分:1
  • LCD1602
    通过编写verilog语言完成数据的在液晶LCD1602显示(By writing verilog language to complete the data displayed on the LCD LCD1602)
    2013-08-04 13:12:05下载
    积分:1
  • timescale-1ns
    说明:  这是一款由晶振产生的脉冲控制的数字钟,可以从00:00:00到23:59:59之间进行计时。(this is a clolk controlled by continuious pulse.it can timing from 00:00:00 to 23:59:59.)
    2011-04-13 19:21:39下载
    积分:1
  • verilog编写的1024点的fft快速傅立叶变换代码
    说明:  FFT 1024 point, in 10 state
    2020-12-18 20:29:11下载
    积分:1
  • fwwallace
    wallace tree multiplier in verrilog
    2013-03-19 00:15:07下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载