网站首页

Vivado框图设计在zedboard示范基本的硬件

于 2022-03-06 发布文件大小:7.77 kB

 0  143

下载积分: 2 下载次数: 1

我要下载

代码说明：

应用背景大多数Zedboard平台创造巨大的项目为示范能力Zedboard。本设计实现了全合成，证明目标Zedboard工作。它集锦GPIO模块和所有的默认命名的单主机双奴隶配置的AXI总线的公约。实例化一块Xilinx互连标准复位块。关键技术新的FPGA的发展发生所有的时间。本设计的基准电流软件Xilinx和Vivado工具自动化。Tcl脚本是不包括在内，用户精通当前工具能够从源中提取数据流。在赛灵思WebPACK创建的项目，而是一个开端的用户可以在伊拉降看信号发送到GPIO块学习互连IP

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ise9.1
学习ISE的好资料，想要使用XILINX芯片进行开发必看(ISE learning good information, want to use a must-see XILINX chip development)

2009-05-15 09:04:15下载

积分：1
DongHo
design a clock using KIT DE1

2014-09-19 04:46:23下载

积分：1
20190718 - Copy
说明： this files describes how to build i2c block modules in verilog hdl and programming them on an fpga device

2020-06-21 21:20:02下载

积分：1
EDA_C2262
Quartus_II_9.0破解器有明确的破解Quartus_II_9.0的步骤(Quartus_II_9. 0 cracked the clear cracked Quartus_II_9. 0 steps)

2011-11-07 21:31:47下载

积分：1
FIFO
FIFO的源代码，对FIFO设计有帮助，有借鉴意义，帮助学习VHDL编程(FIFO of the source code, on the FIFO design help, there is reference to help learn VHDL programming)

2008-04-29 09:00:11下载

积分：1
OV7670_VGA_OK
基于ESS303开发板的OV7670_VGA拍照功能实现(Implementation of OV7670_VGA camera function based on ESS303 development board)

2020-06-25 09:00:01下载

积分：1
High-speed-digital-correlator
16位高速数字相关器的VERIOLOG程序，已经编译通过了，可以使用(16-bit high-speed digital correlator VERIOLOG program has been compiled by, you can use)

2020-10-09 11:37:34下载

积分：1
concurrent
VHDL operators basics

2013-09-10 14:44:51下载

积分：1
jk-filpflop
这个是vhdl中很常见的jk filpflop的文件只用于很小数位的变化其中的jk文件是up down运算都符合的(This is a very common vhdl jk filpflop file is only used for very small changes in a digital file which jk is up down operations are met)

2013-11-19 11:43:07下载

积分：1
29_ad9226_test
本实验将采用双通道 12bit AD 9226在开发板上实现数据采集和模数转换的功能(This experiment will use dual channel 12bit AD 9226 to realize data acquisition and module on the development board. The function of conversion)

2020-12-06 21:09:21下载

积分：1

696518资源总数
106208会员总数
21今日下载

Vivado框图设计在zedboard示范基本的硬件

0 个回复

热门标签

热门下载