登录
首页 » Verilog » Vivado框图设计在zedboard示范基本的硬件

Vivado框图设计在zedboard示范基本的硬件

于 2022-03-06 发布 文件大小:7.77 kB
0 121
下载积分: 2 下载次数: 1

代码说明:

应用背景大多数Zedboard平台创造巨大的项目为示范能力Zedboard。本设计实现了全合成,证明目标Zedboard工作。它集锦GPIO模块和所有的默认命名的单主机双奴隶配置的AXI总线的公约。实例化一块Xilinx互连标准复位块。关键技术新的FPGA的发展发生所有的时间。本设计的基准电流软件Xilinx和Vivado工具自动化。Tcl脚本是不包括在内,用户精通当前工具能够从源中提取数据流。在赛灵思WebPACK创建的项目,而是一个开端的用户可以在伊拉降看信号发送到GPIO块学习互连IP

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Space Vector P.W.M in Verilo
    这里我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是锡林克斯。给你我尝试在verilog中模拟空间矢量PWM。使用的软件是xilinx。
    2023-02-23 22:05:04下载
    积分:1
  • Quartus_17.1破解器_Windows_密码12345
    quartus 17.1 安装包,我现在用的就是(Quartus 17.1 installation kit, what I am using now is)
    2018-09-10 20:13:45下载
    积分:1
  • Optimised_OMP
    一种压缩感知信号恢复算法,针对贪婪迭代类算法中的正交匹配追踪(OMP)算法的改进。OMP在每次迭代过程中选择出的原子并不是最优的,无法使本轮迭代中残差的减少最大化。本例程实现了改进的最优OMP算法,即Optimised_OMP,保证每次迭代选出的原子与已选出的原子序列所构成的平面正交,因而可以使残差下降的更快,从而加速算法收敛。(A compressed sensing signal recovery algorithms track (OMP) algorithm and orthogonal matching algorithm greedy iterative class. The OMP selected atoms in each iteration of the process is not optimal, not be able to maximize the reduction of the residual in the current round of iteration. The routines to achieve the optimal OMP algorithm improvements that Optimised_OMP, to ensure that each iteration selected atoms with atomic sequence elected a plane orthogonal, and thus can make the residuals have declined even faster, thus speeding up the algorithm convergence.)
    2021-03-08 10:19:29下载
    积分:1
  • vhdl
    说明:  学习vhdl硬件描述语言的一些例子的原代码(VHDL hardware description language to learn some examples of the original code)
    2008-11-11 20:45:37下载
    积分:1
  • 华勒斯树乘法器
    它是一种算法,它是用来在超大规模集成电路的乘法2
    2023-06-01 11:05:03下载
    积分:1
  • FFT
    64-point FFT/IFFT processor architecture : Rrdix-SDF
    2013-01-13 06:29:57下载
    积分:1
  • GUI
    1)选择一个语音信号作为分析对象,或录制一段语音信号; 2)对语音信号进行采样,画出采样前后语音信号的时域波形和频谱图; 3)利用MATLAB中的随机函数产生噪声加入到语音信号中,使语音信号被污染,然后进行频谱分析; 4)设计用于处理该语音信号的数字滤波器,给出滤波器的性能指标,画出滤波器的频率响应; 5)对被噪声污染的语音信号进行滤波,画出滤波前后信号的时域波形和频谱,并对滤波前后的信号进行比较和分析; 6)回放各步骤的语音信号,给出相应处理程序及运行结果分析。(1) Select a voice signal as an analysis object, or record a voice signal 2) sampling the voice signal, draw the waveform and frequency spectrum of the time domain before and after sampling the speech signal 3) using the random function in MATLAB generated noise was added to the speech signal, the speech signal to be contaminated, and then spectrum analysis 4) for processing the speech signal, the digital filter design, given the performance of the filter to draw the filter' s frequency response 5) on the noise pollution of the speech signal is filtered, time-domain waveform and spectrum draw before and after filtering the signal before and after filtering, and the signal for comparison and analysis 6) playback of the speech signal for each step, given the results of the corresponding processing procedures and run analysis.)
    2021-03-18 17:29:19下载
    积分:1
  • MP3
    MP3解码的ASIC全部过程,包换含c和vhdl代码,样例。(MP3 decoding ASIC whole process, shifting with c and vhdl code, sample.)
    2021-01-02 22:48:57下载
    积分:1
  • ahb_verilog_design
    代码为ahb interface ,用verilog编写的,包括仿真和综合。(Code for the interface AHB, written in Verilog, including simulation and synthesis.)
    2020-12-21 14:49:07下载
    积分:1
  • bhas
    this is a vhdl program...
    2013-08-17 23:30:56下载
    积分:1
  • 696518资源总数
  • 105562会员总数
  • 1今日下载