网站首页

Vivado框图设计在zedboard示范基本的硬件

于 2022-03-06 发布文件大小:7.77 kB

 0  157

下载积分: 2 下载次数: 1

我要下载

代码说明：

应用背景大多数Zedboard平台创造巨大的项目为示范能力Zedboard。本设计实现了全合成，证明目标Zedboard工作。它集锦GPIO模块和所有的默认命名的单主机双奴隶配置的AXI总线的公约。实例化一块Xilinx互连标准复位块。关键技术新的FPGA的发展发生所有的时间。本设计的基准电流软件Xilinx和Vivado工具自动化。Tcl脚本是不包括在内，用户精通当前工具能够从源中提取数据流。在赛灵思WebPACK创建的项目，而是一个开端的用户可以在伊拉降看信号发送到GPIO块学习互连IP

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

labview-filter
数字滤波器包含IIR数字滤波器和FIR数字滤波器。本设计的工作主要是Labview软件部分，包括信号生成模块、滤波模块、显示模块的设计(IIR digital filter comprises a digital filter and FIR digital filters. The design work is mainly Labview software parts, including signal generation module, filter module, display module design)

2014-06-05 22:22:37下载

积分：1
LBJ
SPI接口协议，将spi总线转换成为LOCALBUS总线(SPI interface protocol, the spi bus converted into LOCAL BUS bus)

2021-03-30 09:49:10下载

积分：1
各种基础module打包下载全集
例如分频器，alu，ram的verilog实现(The implementation of divider, alu, ram etc. in verilog)

2020-10-12 23:37:32下载

积分：1
Source
I2C 控制器的 Verilog源程序2(I2C controller Verilog source 2)

2008-12-10 16:05:13下载

积分：1
modulation-and-demodulation
调制与解调系统的FPGA设计实现,包括2-ASK调制和解调,2-FSK调制和解调,2-PSK调制和解调,QPSK调制和解调,PPM调制和解调的verilog源代码。(FPGA design implementation of modulation and demodulation system, including 2-ASK modulation and demodulation, 2-FSK modulation and demodulation, 2-PSK modulation and demodulation, QPSK modulation and demodulation, PPM modulation and demodulation verilog source code .)

2021-04-09 09:29:01下载

积分：1
test_uart
基于fpga的uart串口通信协议，64位数据(Uart communication protocol based on fpga, 64-bit data)

2017-08-09 17:35:47下载

积分：1
74ls138-integral-4-wire-encoder-16
74ls138组成16..4线编码器经过本人验证(74ls138 composed of 16 .. 4 line encoder after I verify)

2011-09-20 19:00:59下载

积分：1
执行高速度低功率组合和时序电路使用可逆逻辑
摘要可逆逻辑本身是一个突出的、具有重要意义的技术，在这一技术中起着重要的作用

2022-07-24 10:08:03下载

积分：1
adder
用于实现FPGA硬件开发使用的加法器，需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)

2020-06-22 03:20:01下载

积分：1
LVDS-application-Verilog-HDL-code
LVDS的应用的Verilog HDL例子程序(LVDS example of the application procedures for the Verilog HDL)

2011-09-30 20:24:02下载

积分：1

696516资源总数
106442会员总数
11今日下载

Vivado框图设计在zedboard示范基本的硬件

0 个回复

热门标签

热门下载