网站首页

Vivado框图设计在zedboard示范基本的硬件

于 2022-03-06 发布文件大小:7.77 kB

 0  129

下载积分: 2 下载次数: 1

我要下载

代码说明：

应用背景大多数Zedboard平台创造巨大的项目为示范能力Zedboard。本设计实现了全合成，证明目标Zedboard工作。它集锦GPIO模块和所有的默认命名的单主机双奴隶配置的AXI总线的公约。实例化一块Xilinx互连标准复位块。关键技术新的FPGA的发展发生所有的时间。本设计的基准电流软件Xilinx和Vivado工具自动化。Tcl脚本是不包括在内，用户精通当前工具能够从源中提取数据流。在赛灵思WebPACK创建的项目，而是一个开端的用户可以在伊拉降看信号发送到GPIO块学习互连IP

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

AD_R
AD7685芯片采集程序，可以自行设置采样率，经检验可用。(The AD7685 chip collection procedures, available.)

2020-12-20 14:19:08下载

积分：1
source
ＦＰＧＡ与ＳＤＲＡＭ　的　ＶＨＤＬ　接口设计(ｔｈｅ　interface of FPGA and SDRAM)

2012-03-28 22:17:19下载

积分：1
liyuanlnx_IP_RAM
FPGA——IP_RAM实验：创建IPRAM核，单端口，10位地址线（256字节），8位数据线（每字节8byte），读写使能 input [9:0] address; input clock; input [7:0] data; input wren; //置1则写入 output [7:0] q; LNXmode：控制LEDC显示 1：mode1，从k1~k3输入data的低4位，ledb计时，从0~f，计时跳变沿读取k1~k3的值，存入RAM 8个数之后，从RAM输出数据，用leda显示，同样每秒变化一次(The experiment of FPGA-IP_RAM: Create IPRAM core, single port, 10 bit address line (256 bytes), 8 bit data line (8 byte per byte), read and write enablement)

2020-06-22 04:20:02下载

积分：1
clock18div
Clock Divider, divfactor of 18

2015-03-24 18:04:49下载

积分：1
4*4键盘扫描程序，以上机验证可用
该程序实现了4*4键盘的扫描功能，并且在xilinx basys2实验板上验证可以运行，在压缩包内是完整的程序供大家参考

2022-06-14 14:25:01下载

积分：1
02_基于ZYNQ的SOC入门基础
说明： VIVADO pl端文档基于zynq 7020(vivado soc pl example text of zynq)

2020-06-17 11:40:02下载

积分：1
emifa_ram
FPGA与DSP的EMIF通信，EMIF的RAM这方面相应的程序(FPGA and DSP EMIF communication)

2020-12-01 15:49:26下载

积分：1
serial_communication
说明：串口操作源代码，本代码采用veilog hdl语言编写，并经过本人多次验证。(source code, the code used veilog HDL language, and after I repeatedly verified.)

2006-04-06 09:38:19下载

积分：1
Xilinx 7系列FPGA资料
说明：对fpga的学习有一点帮助，属于较为基础的部分(It has a little help to the study of FPGA, which belongs to the more basic part)

2021-04-07 12:03:10下载

积分：1
OQPSK
OPSK调制解调。代码思路很清晰，也很干净(Modulation demodulation OPSK. The code ideas very clear, and very clean)

2021-03-09 20:39:27下载

积分：1

696518资源总数
105918会员总数
20今日下载

Vivado框图设计在zedboard示范基本的硬件

0 个回复

热门标签

热门下载