-
VHDL 函数信号发生器
VHDL 函数信号发生器
VHDL 函数信号发生器
VHDL 函数信号发生器-VHDL Function Generator VHDL Function Generator
- 2023-04-10 16:05:03下载
- 积分：1
-
房产交易平台 服务器端建议代码。工厂模型。
房产交易平台 服务器端建议代码。工厂模型。-Real estate transaction platform server-side code recommendations. Factory model.
- 2022-12-20 19:45:03下载
- 积分：1
-
用vc++开发fluent
用vc++开发fluent-udf的工具-with vc fluent development-tools udf
- 2023-05-18 04:00:03下载
- 积分：1
-
测井曲线数据处理源代码
测井曲线数据处理源代码-log data processing source code
- 2022-02-14 00:34:11下载
- 积分：1
-
一个动态的桌面显示日历软件
一个动态的桌面显示日历软件-a dynamic desktop calendar software
- 2022-07-15 22:26:13下载
- 积分：1
-
TI DSP C6000 系列Flash数据格式转换工具，可以将.out文件直接转换成.dat文件，在CCS中可以直接装入内存。这是很多人在找的工具。源码由于版...
TI DSP C6000 系列Flash数据格式转换工具，可以将.out文件直接转换成.dat文件，在CCS中可以直接装入内存。这是很多人在找的工具。源码由于版权问题实在无法提供。实际上根本不需要源码。MD5:aae3a16546570ebe5712eb76fbd2f1f9 C6000_Flash_ToolKit.rar-TI C6000 DSP Flash data format conversion tools can be. out directly into documents. dat documents in the CCS can be directly loaded into memory. This is something many people are looking for the tools. FOSS because of copyright issues is unable to provide. In fact do not need the source code. MD5 : aae3a16546570ebe5712eb76fbd2f1f9 C6000_Fl ash_ToolKit.rar
- 2022-01-25 23:39:01下载
- 积分：1
-
print Pascal's Triangle of small programs
打印出杨辉三角的小程序-print Pascal"s Triangle of small programs
- 2022-05-21 22:41:50下载
- 积分：1
-
利用SAR卫星的已知的多个时刻的位置和速度信息，精确地拟合出SAR卫星的轨道模型。可用于计算出任意象元成像时刻卫星的位置...
利用SAR卫星的已知的多个时刻的位置和速度信息，精确地拟合出SAR卫星的轨道模型。可用于计算出任意象元成像时刻卫星的位置-SAR satellites known to use multiple moments of position and velocity information, accurately fitted SAR satellite orbital model. Images can be used to calculate the yuan as the location of satellite imaging time
- 2022-10-01 03:50:03下载
- 积分：1
-
用vb.net和gis组建MO实现了一个地名数据库地理信息系统，有地图显示子系统和地名查询子系统...
用vb.net和gis组建MO实现了一个地名数据库地理信息系统，有地图显示子系统和地名查询子系统-Gis using vb.net and the formation of MO realize a database of geographic names information system, a map display subsystems and subsystem names query
- 2022-01-26 02:30:37下载
- 积分：1
-
verilog编写的RTC（实时时钟）包含APB总线接口、时钟计时部分等...
verilog编写的RTC（实时时钟）包含APB总线接口、时钟计时部分等-verilog prepared by the RTC (real time clock) contains APB bus interface, clock time some other
- 2022-05-18 10:16:02下载
- 积分：1
