登录
首页 » VHDL » 托马斯的教科书Verilog。Verilog的托马斯在该领域的著名…

托马斯的教科书Verilog。Verilog的托马斯在该领域的著名…

于 2022-03-07 发布 文件大小:22.27 kB
0 112
下载积分: 2 下载次数: 1

代码说明:

Thomas课本中的verilog例子。Thomas的verilog在可编程期间领域很有名-Thomas textbook example of verilog. Verilog Thomas in the field during the famous programmable

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fpga_coder_module
    本人编写的FPGA光电编码器输入模块,没有实验,但仿真基本实现,希望有参考价值.(FPGA optical encoder input module, there is no experimental, but simulation technology, hope to have reference value.)
    2021-04-21 01:58:50下载
    积分:1
  • 译码器,将八位输出转换为七段译码显示,相当于7448驱动译码管...
    译码器,将八位输出转换为七段译码显示,相当于7448驱动译码管-Decoder, the 8 output is converted to seven segment decoding shows that the equivalent of 7448
    2022-05-30 05:04:27下载
    积分:1
  • NAND_flash_verilog_vhdl
    很好的NAND Flash 硬件驱动语言,支持VHDL和verilog 语言方便移植,如果有想用FPGA直接驱动NAND flash而又不知如何下手的朋友肯定喜欢。(NAND Flash Controller Reference This reference design is used to interface a NAND Flash device and provides a simple host end interface. The host end interface of this design is user-configurable. It provides buffer select signal, buffer write enable signal, address bus, data bus, error status signal, control and handshake signals for the user......)
    2021-03-08 22:59:28下载
    积分:1
  • CORDIC_vhdl
    基于VHDL语言的CORDIC算法实现,用于计算sin(x),cos(x)等,实测可用(Based on VHDL CORDIC algorithm, used to calculate sin (x), cos (x), etc., the measured available)
    2020-11-27 22:19:31下载
    积分:1
  • Advanced-FPGA-Design
    高级FPGA设计__结构、实现和优化,中文翻译版(Advanced FPGA Design- Architecture, Implementation, and Optimization)
    2021-04-01 11:09:08下载
    积分:1
  • 伪随机二进制序列无符号17位计数器
    这通过反馈来实现一个 17 位伪随机的无符号计数器异或的位 0 和 3。 注意 ︰ 如果也绝不是独家使用相反,这会反相平行的位模式 & 这将意味着所有位都零是一种有效模式和所有那些不都是有效。  目前所有的都是有效的。
    2022-12-08 06:25:03下载
    积分:1
  • hssdrc IP核的可配置的通用SDRAM控制器的自适应银行…
    HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptive command pipeline. HSSDRC IP core and IP core testbench has been written on SystemVerilog and has been tested in Modelsim. HSSDRC IP core is licensed under MIT License
    2022-09-20 22:10:03下载
    积分:1
  • VERILOGFIFO
    FIFO的verilog描述(Verilog description of the FIFO)
    2009-04-12 18:06:50下载
    积分:1
  • mu0
    基于Xilinx Spartan6的 一个简单的CPU MU0 VHDL(Based on a simple CPU Xilinx Spartan6 of MU0 VHDL)
    2020-12-07 08:29:22下载
    积分:1
  • 本程序实现任意占空比产生,已经在easyfpga030综合过
    本程序实现任意占空比产生,已经在easyfpga030综合过-This procedure generated to achieve an arbitrary duty cycle
    2022-08-03 13:14:41下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载