-
rs485_uart
fpga的RS485代码,非常容易,适合学习(the code of rs485 in fpga, very easy,suitable for learning)
- 2019-07-11 14:24:54下载
- 积分:1
-
docs
papers based on distributed arithmetic.
- 2014-02-06 16:17:09下载
- 积分:1
-
非常好的VHDL音乐
library ieee;
use
ieee.std_logic_1164.all;
use
ieee.std_logic_unsigned.all;
entity song is
port(clk_4MHz,clk_4Hz:in std_logic;
----预置计数器和乐谱产生器的时钟
digit:buffer std_logic_vector(6 downto 0); ----高、中、低音数码管指示
zero:out std_logic_vector(4 downto 0); ----用于数码管高位置低
- 2022-12-29 04:50:03下载
- 积分:1
-
基于VHDL语言的并串转换程序,有四位的并行输出转换为串行输出...
基于VHDL语言的并串转换程序,有四位的并行输出转换为串行输出-Based on the VHDL language and string conversion process, there are four parallel output is converted to serial output
- 2023-03-31 21:30:04下载
- 积分:1
-
motor
步进电机驱动,32等级速度,带加减速度控制。verilog编写。(step motor driver,32 level speed.)
- 2020-12-09 16:29:19下载
- 积分:1
-
ENDAT2.2-Code
海德汉绝对式编码器代码,VHDL语言编写(Heidenhain absolute encoder code, VHDL language)
- 2021-04-26 11:18:45下载
- 积分:1
-
VHDL 乘法器 源代码,很好的VHDL 入门学习例程序
VHDL 乘法器 源代码,很好的VHDL 入门学习例程序-Multiplier VHDL source code, a good learning example VHDL entry procedures
- 2022-05-23 18:46:06下载
- 积分:1
-
costas
载波同步,costas环,基于Verilog的载波同步环(Carrier synchronization, costas ring, based on Verilog carrier synchronization ring
)
- 2021-03-05 13:09:31下载
- 积分:1
-
divider
用VERILOG实现一个被除数为8位、除数为4位的高效除法器(With VERILOG implement a dividend for the 8-bit, 4-bit effective divisor divider)
- 2020-11-19 11:39:37下载
- 积分:1
-
FPGA 出租计费器
本代码绝对真实可靠,原用于长沙理工大学EDA课程设计之出租车计费器。本代码在要求的基础上添加显示时速和报警功能。希望此代码对有此需求的同学有所帮助!
- 2022-01-25 20:43:32下载
- 积分:1