-
对16×16次VHDL实例，如果需要详细的请让我知道
VHDL examples for 16x16 times, if need detail pls let me know
- 2022-04-08 01:26:55下载
- 积分：1
-
chap12
《Verilog HDL 程序设计教程》9("Verilog HDL Design Guide" 9)
- 2007-07-01 16:33:31下载
- 积分：1
-
pal制视频的显示
代码来源http://www.spacewire.co.uk/video.html，需要CRT显示ITU.656格式的视频的可以参考
- 2022-06-02 03:09:20下载
- 积分：1
-
jesd204_0_ex
jesd204b接收部分程序和带仿真历程(Jesd204b receiving part program and simulation process)
- 2020-11-26 14:49:31下载
- 积分：1
-
liyuanlnx_IP_PLL
FPGA锁相环实验：
顶层文件加底层IP文件构成
top中例化ip核pll(Experiment of Phase-Locked Loop Based on FPGA)
- 2020-06-22 04:00:01下载
- 积分：1
-
PmodTMP Weatther Sttattiion 演示
此演示展示了如何利用两个 PmodRF1 无线无线电收发器进行数据通信。
该项目分为两个组成部分，一个基站和远程站。每个站是
由 Cerebot 纳米微控制器板，接收从温度数据控制
PmodTMP 温度计。
从监控站的温度数据通过无线方式传输到基站使用
两个 PmodRF1s。一旦基站接收到的远程温度数据，它显示两个
PmodCLS 显示屏上的基地和远程温度。远程站然后再睡 30
秒钟，以节省电池电量。30 秒后远程站花和传输另一种
温度读数和进程重复。
- 2022-01-22 11:59:54下载
- 积分：1
-
实现了简单的电子表功能，是24小时，用VHDL所编写的，quartus ii 7.2...
实现了简单的电子表功能，是24小时，用VHDL所编写的，quartus ii 7.2-To achieve a simple spreadsheet functions, is 24 hours, using VHDL prepared, quartus ii 7.2
- 2023-05-19 01:30:03下载
- 积分：1
-
quartus-mult
mult,在quartusII中，以模块输入形式，仿真乘法器mult，得到时序图和功能图(a simulation example of mult)
- 2012-10-17 14:22:11下载
- 积分：1
-
775dbfc273b27329d455f8257e85d839cc5d
CPFSK Demodulation Techniques
- 2018-09-18 17:31:30下载
- 积分：1
-
基于fpga的信号发生器DDS
说明： 基于fpga的信号发生器，通过调整按键可以生成正弦波，方波，三角波，锯齿波(Sine wave, square wave, triangular wave, sawtooth wave)
- 2020-07-19 21:21:12下载
- 积分：1
