网站首页

本代码实现了全加器功能，适合初学者学习

于 2022-03-09 发布文件大小:3.45 kB

 0  117

下载积分: 2 下载次数: 1

我要下载

代码说明：

本代码实现了全加器的功能，可供初学者学习-This code implements a full adder functions, for beginners to learn

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

xilinx平台DDR3设计教程之综合篇_中文版教程
存储器DDR3在Xlinix平台上的设计教程和综合应用(Design course and comprehensive application of memory DDR3 on Xlinix platform)

2018-11-02 11:23:55下载

积分：1
1024
1024点fft verilog hdl-1024-point fft verilog hdl

2022-05-31 03:08:59下载

积分：1
Muliplexer
说明： Multiplexer 4 to 1 on Modelsim

2020-10-14 13:56:09下载

积分：1
FPGA PWM输入与输出
自己写的pwm占空比采集与输出但是没有计算占空比，如果又需要可以自己修改计算并显示占空比，该程序已经测试过了，可以使用，拿出来供大家分享，新手写的如有不足请大牛带飞。

2022-01-28 02:10:47下载

积分：1
采用VHDL编写的步进电机控制程序
采用VHDL编写的步进电机控制程序-stepping motor controlling program written by VHDL

2023-07-28 08:55:03下载

积分：1
RiscCpu
Verilog-RISC CPU

2008-11-30 22:05:57下载

积分：1
Verilog
verilog编程语言的讲解，有电子科技大学出版(verilog programming language to explain, there is the University of Electronic Science and Technology Publishing)

2013-08-14 09:21:43下载

积分：1
(15-7-2)BCH
Verilog HDL 语言编写的（15，7,2）BCH编码和译码功能(Verilog HDL language (15,7,2) BCH encoding and decoding functions)

2020-10-29 11:19:57下载

积分：1
utmi
介绍USB PHY接口中的UTMI接口，对使用Verilog进行USB接口编程具有帮助。(This paper introduces UTMI interface in USB PHY interface. It is helpful for programming USB interface with Verilog.)

2021-03-17 21:39:21下载

积分：1
基于FPGA的八位RISC CPU的设计
基于FPGA的八位RISC CPU的设计-FPGA-based RISC CPU design eight ....

2022-04-07 11:51:38下载

积分：1

696518资源总数
105895会员总数
18今日下载

本代码实现了全加器功能，适合初学者学习

0 个回复

热门标签

热门下载