登录
首页 » Verilog » aes 引擎核心

aes 引擎核心

于 2022-03-09 发布 文件大小:276.50 kB
0 109
下载积分: 2 下载次数: 1

代码说明:

128 位 aesverilog 代码 对于很多核心处理器阵列平行 aes 引擎

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA读写SDRAM的实例
    fpga 对sdram的读写 在quartus平台下可以仿真实现
    2022-08-05 12:30:47下载
    积分:1
  • 基于VERILOG的小数分频
    利用VERILOG语言,实现一种小数分频!可以修改分频比!
    2023-07-28 16:10:02下载
    积分:1
  • FPGA_SPWM
    说明:  此代码是由FPGA产生SPWM波的代码,简单易懂(use FPGA to generate SPWM)
    2019-02-19 16:12:33下载
    积分:1
  • 基于Basys3的贪食蛇游戏
    基于Digilent Basys3的贪食蛇游戏,Xilinx Aritix7-35T FPGA芯片,用板载按键操作,VGA输出到显示器
    2023-03-09 09:30:04下载
    积分:1
  • led
    LED灯、跑马灯的显示源程序,包括对代码的说明(Display source code LED lights, marquees, including the code specification)
    2013-01-18 18:20:57下载
    积分:1
  • DDS
    可以产生正弦波,三角波、锯齿波、方波,要求频率1Hz-100kHz,步进1Hz,具有自动扫频功能; 正弦波的相位可调,方波的占空比可调; (Can generate sine wave, triangle wave, sawtooth wave and square wave, the required frequency of 1 hz- 100 KHZ, step 1 hz, with functions of automatic frequency sweep The phase adjustable sine wave, square wave duty ratio is adjustable )
    2021-05-07 02:58:36下载
    积分:1
  • 33753129vhdl
    对数计算源程序,能够在FPGA中计算某数的对数(Determined on the basis of the source, calculated in the FPGA to a certain number of log)
    2009-06-17 19:41:57下载
    积分:1
  • CAL
    基于BCD码的十进制ALU设计,可实现加减乘除的功能(BCD to decimal ALU based design can achieve the arithmetic function)
    2013-06-30 19:49:34下载
    积分:1
  • cmp
    VHDL code comparator
    2012-06-26 18:50:52下载
    积分:1
  • 系统设计
    说明:  基于无源蜂鸣器和矩阵按键的电子琴系统设计(design of Electronic Piano System Based on Passive Buzzer and Matrix Key)
    2020-06-21 01:20:08下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载