登录
首页 » Verilog » 8 位处理器验证码

8 位处理器验证码

于 2022-03-10 发布 文件大小:616.68 kB
0 134
下载积分: 2 下载次数: 1

代码说明:

这一项目可以用于核查 8 位处理器的性能。您可以开发你自己的 8 位处理器和验证通过代码。此代码是有用的 verilog 平台。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • spartan3 例程
    spartan3 芯片的例程,包括串口 按键等等                                                                                                                                                                                                                                                                                       &n
    2022-11-18 00:15:03下载
    积分:1
  • DC-DC
    /功 能:1.实现与CPLD的通信,从而控制PWM的占空比. 2.实现LCD显示相关信息. // 3.实现对键盘按键的判断和确定相应的操作. 4.实现对电压电流的检测. // 5.实现过载保护功能,电流过大时,切断PWM输出,当排除过流故障后,自动恢复供电 // 6.实现用PID算法跟踪电压,实现稳压输出(/ Function: 1. Achieve communication with the CPLD to control the PWM duty cycle. 2 LCD Display relevant information.// 3. Realize the keyboard keys judgment and determine the appropriate action. 4. Achieve the voltage and current Detection// 5. achieve overload protection, current is too large, cut off the PWM output, when excluding overcurrent fault, automatically restore power// 6. achieve tracking voltage with PID algorithm to achieve the regulated output)
    2013-05-23 16:28:30下载
    积分:1
  • jiecheng
    利用Verilog语言中的函数调用实现阶乘运算的功能(Function calls use Verilog language implementation of the factorial function computing)
    2016-05-16 21:01:23下载
    积分:1
  • I2C主实现用有限状态机
    2022-03-18 18:02:01下载
    积分:1
  • soble
    基于FPGA的Sobel边缘检测算法的实现与仿真。此程序提供算法的verliog实现。(Implementation and Simulation of Sobel edge detection algorithm based on FPGA. This program provides the verliog implementation of the algorithm.)
    2017-08-30 16:06:04下载
    积分:1
  • fpga
    ldpc码的FPGA编译与仿真实现,欢迎分享,分享快乐。(LDPC code compilation and simulation。)
    2014-05-24 17:32:11下载
    积分:1
  • VGA
    VHDL语言实现VGA的显示彩条横条九宫格的功能。(VGA display color of the VHDL language bar Jiugongge function.)
    2013-05-07 10:04:10下载
    积分:1
  • _基于FPGA的激光测距系统研究
    说明:  基于fpga的激光测距系统,可以给工程提供理论指导(The laser ranging system based on FPGA can provide theoretical guidance for engineering)
    2019-11-25 12:54:41下载
    积分:1
  • stopwatch
    数字秒表的VHDL代码。当设计文件加载到目标器件后,设计的数字秒表从00-00-00开始计秒。,直到按下停止按键(按键开关S2)。数码管停止计秒。按下开始按键(按键开关S1),数码管继续进行计秒。按下复位按键(核心板上复位键)秒表从00-00-00重新开始计秒。(The VHDL code for digital stopwatch. When the design document loaded into the target device, the designed digital stopwatch count the seconds from the 00-00-00. Until you press stop key (key switch S2). Nixie tube stop count seconds. Press the start button (key switch S1), the digital control continue to count seconds. Press the reset button (core panel reset button) to restart the stopwatch count seconds from the 00-00-00.)
    2010-03-02 17:17:58下载
    积分:1
  • bt656p
    BT656 时序, 逐行, 分辨率1280*960@25Hz(BT656 time series, row by row, resolution 1280*960@25Hz)
    2020-12-09 12:09:19下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载