-
rs232
用Verilog语言实现了UART串行通信协议(Verilog language used to achieve a UART serial communication protocol)
- 2015-08-21 20:26:16下载
- 积分：1
-
DDR3 SDRAM模块
这是DDR3 SDRAM的控制器内核。
默认配置支持一个64位UDIMM或SO-DIMM
支持1GB，2GB，4GB和8GB的DIMM大小
以最低DDR3传输速率600 MT / s工作
针对Xilinx Spartan 6 FPGA系列进行了优化
在不到1300行的Verilog中实现
支持BC4（Burst chop 4）读写命令和刷新命令
XC6SLX25和XC6SLX75 FPGA在-2和-3速度等级下验证了可靠的操作
- 2023-02-11 04:00:04下载
- 积分：1
-
digital_piano-VHDL
使用VHDL编写数字蜂鸣器音乐，整个项目文件，可直接使用
(Use VHDL to write 1602led driver, the entire project file, and can be used directly.)
- 2020-12-27 22:49:03下载
- 积分：1
-
electronic-lock-and-VHDL-design
基于Max+Plus II和VHDL的电子密码锁设计(Based on Max+ Plus II electronic lock and VHDL design)
- 2011-11-17 10:19:40下载
- 积分：1
-
1_Carm
经典的OV5642的verilog驱动程序(Verilog Driver of Classic OV5642)
- 2019-03-19 13:38:29下载
- 积分：1
-
ahb2wishbone_latest.tar
AHB to wishbone bridge verilog
- 2018-03-06 00:27:11下载
- 积分：1
-
fir滤波器
用matlab中工具fdatool生成一个低通滤波器，将滤波器系数量化。仿真通过，通带2.5兆，截止频率5M。
- 2022-03-20 06:42:57下载
- 积分：1
-
MifFileGen
VC++6.0软件生成Altera公司FPGA内部存储器ROM初始化数据mif格式文件。方便通过QuartusII导入波形等参数。强调这个是例子，生成的是一个定点的正弦数据表文件，需要用到的请自行修改源代码。(This software generates internal memory ROM initialization mif format data file for FPGA product by Altera. Facilitate the passage of the waveform parameters such as import QuartusII)
- 2013-07-19 02:32:45下载
- 积分：1
-
ADC实验
基于stm32开发平台的，模拟ad采样程序设计，可直接下载使用(stm32 zhijiexiazaishiyong)
- 2018-02-02 00:32:43下载
- 积分：1
-
华为经典FPGA设计全套入门技巧
说明： 华为FPGA设计全套资料，学习FPGA的朋友可以下载看看。(Huawei FPGA design a full set of materials, friends learning FPGA can download and see.)
- 2019-04-02 13:54:48下载
- 积分：1
