-
ALU
FPGA设计，ISE工具验证，ALU功能设计，包括加法，减法，与或非等多项功能，经验证成功。
- 2022-03-19 20:07:22下载
- 积分：1
-
alu
this is the vhdl code for the arithmetic logic unit.enjoy!
- 2013-08-22 18:51:35下载
- 积分：1
-
BIT
说明： FPGA应用状态机版，适合初学者学习状态机三段式，ASMD图的理解和翻译，以及Verilog语言的应用 最后对仿真的一些理解 其中包含HDL设计及testbench描述
根据要求设计了一个能求出一个32bit字中两个相邻0之间最大间隙的电路。(FPGA application state machine version, suitable for beginners to learn state machine three-stage, ASMD chart understanding and translation, and Verilog language application. Finally, some understanding of simulation, including HDL design and testbench description
According to the requirements, a circuit is designed to find the maximum gap between two adjacent zeros in a 32 bit word.)
- 2020-04-28 15:57:34下载
- 积分：1
-
ov7670数据读取
一个利用nios配置好ov7670和lcd以后，然后在用verilog读取ov7670里的数据直接送到tft上显示，
- 2022-02-03 19:49:15下载
- 积分：1
-
基于fpga的自动售货机
用verilog状态机实现的自动售货机，是一次课程作业，参考了网上的例子进行了修改(Automatic vending machine implemented with Verilog state machine)
- 2018-06-25 22:18:06下载
- 积分：1
-
用Verilog做的SD卡控制器(有详细的注释)
SDIO 接口，实现SD卡的控制器功能，带有详细的注释(SDIO Interface,to realize the controller of SD Card,and have detail description.)
- 2020-06-16 22:00:01下载
- 积分：1
-
cmv2000
CMV2000采集的数据，进行图像的位对齐，图像的预处理
- 2022-01-31 10:30:47下载
- 积分：1
-
1024位RSA加密算法
RSA算法的描述 选取长度应该相等的两个大素数p和q，计算其乘积： n = pq 然后随机选取加密密钥e，使e和（p–1）（q–1）互素。 最后用欧几里德扩展算法计算解密密钥d，以满足 ed = 1（mod（p–1）（q–1）） 即 d = e–1 mod（（p–1）（q–1）） e和n是公钥，d是私钥
- 2022-03-21 11:09:07下载
- 积分：1
-
stop_watch
采用Quartus2编写的电子秒表电路
实现计时、暂停等功能(Quartus2 prepared using electronic stopwatch timer circuit, suspension and other functions)
- 2008-04-27 13:04:03下载
- 积分：1
-
adder
用于实现FPGA硬件开发使用的加法器，需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)
- 2020-06-22 03:20:01下载
- 积分：1
