登录
首页 » Verilog » APB 2.0 Master

APB 2.0 Master

于 2022-03-12 发布 文件大小:1.29 kB
0 111
下载积分: 2 下载次数: 1

代码说明:

APB 2.0 Master

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 四选一多路选择器
    四选一多路选择器,使用Verilog语言实现了多路选择器,可以通过FPGA实现四选一多路选择器,数字逻辑电路的相关内容。欢迎大家下载,使用vivoda打开,烧写在开发板上。
    2022-12-23 18:15:03下载
    积分:1
  • 经典SOC设计教程
    SOC经典教程,包含案例以及完整的代码等等。(SOC classic tutorial, including cases and complete code, and so on.)
    2020-07-01 22:20:02下载
    积分:1
  • verilog实现pwm波
    利用实现verilog语言实现,pwm波的实现通过观察led灯的来实现,文件内附testbench文件
    2022-05-29 16:28:20下载
    积分:1
  • ddsProm
    dds 频率可控,32位 输出为12位 已含有.hex文件,直接装载致ROM即可~(dds frequency-controlled, 32-bit output is 12 already contains. hex file can be loaded directly caused ROM ~)
    2013-06-13 10:07:16下载
    积分:1
  • ADS822E
    ad转换器ads822e/ads822的驱动模块(AD converter ads822e/ads822 driver module)
    2021-04-23 22:28:48下载
    积分:1
  • 138
    用vhdl 语言实现138译码器,用vhdl 语言实现138译码器,(vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl )
    2009-04-21 12:32:17下载
    积分:1
  • VGA
    verilog vga 图像处理(verilog vga)
    2013-10-15 19:00:16下载
    积分:1
  • doc
    e200 riscv open code user guide
    2020-06-15 22:45:01下载
    积分:1
  • Verilog 的展位乘数
    我们要提出新的 SRAM bitcell 以较少的功率消耗,读稳定性、 面积小于现有的施密特触发器基于 SRAM 和其他现有的设计,通过新的设计相结合的虚拟接地与读取错误减少逻辑。 可调滞回 CMOS 施密特触发器 磁滞 CMOS 施密特触发器设计策略研究了电压控制电流下沉和/或采购晶体管,迟滞窗口可以轻松地移动而不更改其宽度。对 ST 反馈逆变器进行了修改,晶体管被绊倒的逻辑 "0" 和 "1" 的逻辑。
    2022-07-26 16:57:48下载
    积分:1
  • scramble
    VHDL编写加扰和解扰程序,程序连在一起仿真正确,并通过下板子抓数据验证程序没问题-Write scrambling and descrambling program, VHDL program together properly simulation, and data validation procedures is caught by the board no problem
    2022-03-03 18:10:46下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载