登录
首页 » Verilog » verlog通过FPGA实现数字钟

verlog通过FPGA实现数字钟

于 2022-03-14 发布 文件大小:3.89 kB
0 153
下载积分: 2 下载次数: 2

代码说明:

verlog通过FPGA实现数字钟,包含时间计数,秒表和闹钟等功能

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • defog
    说明:  图像去雾算法FPGA实现,使用xilinx Vivado开发环境(Image dehazing algorithm FPGA implementation using xilinx Vivado development environment)
    2021-02-18 15:49:45下载
    积分:1
  • StepperMotorDrivepinassign
    stepper motor vhdl pin assignments and code
    2011-08-12 23:15:46下载
    积分:1
  • 100vhdlsimple
    说明:  100个vhdl例子,对初学者很有用,可以用MAX+PLUS 2来编译仿真的(100 vhdl example, useful for beginners, you can use the MAX+ PLUS 2 to compile the simulation)
    2010-05-02 10:01:58下载
    积分:1
  • 层合板刚度
    层合板的刚度的计算和验算,包括拉伸刚度A、弯曲刚度D以及耦合刚度B。 首先要给定层合板的各个参数,具体有:层合板的层数N;各单层的弹性常数E1、E2、 、G12;各单层对应的厚度;各单层对应的主方向夹角 。(The stiffness of laminated plates is calculated and checked, including tensile stiffness, A, flexural stiffness, D and coupling stiffness B. First of all, it is necessary to give the parameters of laminated plates, such as the number of plies N, the elastic constants of each layer, E1, E2, and G12, the thickness of each monolayer, and the angle of the main direction corresponding to each single layer.)
    2021-01-18 09:28:43下载
    积分:1
  • SPI实现IP,用verilog实现
    SPI实现IP,用verilog实现,结构清晰,其中包括verilog的源代码,设计说明文档
    2022-01-28 17:04:07下载
    积分:1
  • des加密算法的vhdl和verilog源程序
    也是网络上面下载的,个人感觉写的不错,已经用于商业代码中:des加密算法的vhdl和verilog源程序 
    2022-03-03 02:52:27下载
    积分:1
  • 基于FPGA的SPI flash 模型,包括对Flash的擦除、读、写等。
    基于FPGA的SPI flash 模型,包括对Flash的擦除、读、写等。
    2022-02-02 09:48:45下载
    积分:1
  • LMS_filter
    这是自适应滤波器,使用verilog代码来编写的,已通过了仿真,效果很好。希望能给大家好好分享!(This adaptive filter verilog code to write, through a simulation, with good results. I hope to give a good share!)
    2020-12-08 21:19:19下载
    积分:1
  • ddr3_test
    说明:  通过循环读写DDR3内存,了解其工作原理和DDR3控制器的写法,由于DDR3控制复杂,控制器的编写难度高,这里笔者介绍XILINX的MIG控制器情况下应用,是后续音频、视频等需要用到SDRAM实验的基础。(Through reading and writing DDR3 memory circularly, we can understand its working principle and the writing method of DDR3 controller. Because of the complexity of DDR3 control, it is difficult to write the controller. Here, the author introduces the application of Xilinx's MIG controller, which is the basis of SDRAM experiment for subsequent audio and video.)
    2021-04-16 10:00:15下载
    积分:1
  • commonly used verilog skills
    它有verilog的学习例程,非常好的学习。分享是好的。请检查它,初学者练习很好。我喜欢并分享它,希望它对其他人也有用
    2022-03-07 10:50:46下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载