-
AD-conversion-using-LTC1298
AD conversion using LTC1298
- 2012-06-06 15:26:41下载
- 积分：1
-
m_xulie
这是用verilogHDL写的m序列发生器，简单易用，代码非常易读(It is written verilogHDL m sequence generator, easy to use, the code is very easy to read)
- 2015-05-27 20:21:26下载
- 积分：1
-
SPI_DAC
使用VHDL语言实现了FPGA与DAC5688进行SPI通信更改寄存器值(The FPGA using VHDL language with the DAC5688 SPI communication to change the register value)
- 2011-10-23 21:14:45下载
- 积分：1
-
同步FIFO testbench
有关同步fifo仿真的一个textbench，当写FIFO的时候，一个上升的时钟沿一来，并且写信号有效，读信号无效时，数据逐个写入FIFO存储器中。我们在这里设置FIFO的宽度为4，深度为15。因此在写满FIFO之后，我们让存储器自动产生满信号，而经过仿真波形可知道在满信号有效的时候，读信号有效而写信号无效，数据依次从FIFO中读出，并且读出的顺序正好是写入的先后顺序，实现了“先入先出”。而我们设置下面几个信号的原因就是为了更好的确保FIFO存储器在读空之后不再读，写满之后不再写。需要特别的注意exp_data，对它可以对输出的数据进行对比，从而来看输出的数据是否真的是我们所期待输出的数据
- 2023-05-10 13:30:03下载
- 积分：1
-
UART_CESHI
基于VHDL语言的串口发送和接收程序,自己调试通过，并已经运用在工程中(Based on the serial port to send and receive procedures VHDL language, its own debugging, and has been used in the project)
- 2016-08-05 15:27:54下载
- 积分：1
-
AHB_SRAM
实现AHB转SRAM接口实现，支持猝发，零等待延迟(Implementation of AHB to SRAM Interface)
- 2019-04-28 11:41:48下载
- 积分：1
-
eetop.cn_dds
基于verilog的DDS设计,内附代码,仿真环境等说明(the DDS design based on verilog)
- 2015-07-14 08:20:51下载
- 积分：1
-
microsemi
说明： microsemi的Libero IDE 软件内部IP核详解(Microsemi's Libero IDE software internal IP kernel details)
- 2021-03-31 10:09:09下载
- 积分：1
-
C-V2X-master
说明： LTE is an abbreviation for Long Term Evolution.
- 2019-06-29 01:08:09下载
- 积分：1
-
rs232串口协议
主要是主机对寄存器进行配置传输数据
- 2022-01-24 13:57:46下载
- 积分：1
