登录
首页 » Verilog » SD 基于引用 verilog CRC7 计算器

SD 基于引用 verilog CRC7 计算器

于 2023-08-31 发布 文件大小:3.03 MB
0 32
下载积分: 2 下载次数: 1

代码说明:

能为 sd 和 eMMC 参考,基于 verilog 的计算器计算 crc7,你会喜欢它。很好,说的源代码是太瘦了,没问题,但是你能感觉到,代码本身是很好的尽你所能 see.also,包含.exe 程序计算,其中你可以竞争。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 32位浮点数乘法
    32位浮点数乘法指令,在quareus13.0平台下编译,在modesim仿真数据正确
    2022-05-20 19:07:56下载
    积分:1
  • ECHO_DE2
    Very good info. for RS-232 echo VHDL code .
    2008-05-31 00:41:53下载
    积分:1
  • debounce
    FPGA按键延时模块,产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)
    2020-06-22 04:20:02下载
    积分:1
  • Verilog-learning-experience
    初学学习verilog的经验,可以帮助新手以正确的思维方式,学习方法学习。(Verilog learning experience)
    2013-09-30 09:51:04下载
    积分:1
  • 基于Verilog的IIC协议的实现
    用Verilog代码来实现iic协议,主要是通过两个按键来控制读写命令,读取的数据最后用数码管显示出来,代码里面有很详细的注释和说明。
    2022-04-25 01:39:18下载
    积分:1
  • GUI
    1)选择一个语音信号作为分析对象,或录制一段语音信号; 2)对语音信号进行采样,画出采样前后语音信号的时域波形和频谱图; 3)利用MATLAB中的随机函数产生噪声加入到语音信号中,使语音信号被污染,然后进行频谱分析; 4)设计用于处理该语音信号的数字滤波器,给出滤波器的性能指标,画出滤波器的频率响应; 5)对被噪声污染的语音信号进行滤波,画出滤波前后信号的时域波形和频谱,并对滤波前后的信号进行比较和分析; 6)回放各步骤的语音信号,给出相应处理程序及运行结果分析。(1) Select a voice signal as an analysis object, or record a voice signal 2) sampling the voice signal, draw the waveform and frequency spectrum of the time domain before and after sampling the speech signal 3) using the random function in MATLAB generated noise was added to the speech signal, the speech signal to be contaminated, and then spectrum analysis 4) for processing the speech signal, the digital filter design, given the performance of the filter to draw the filter' s frequency response 5) on the noise pollution of the speech signal is filtered, time-domain waveform and spectrum draw before and after filtering the signal before and after filtering, and the signal for comparison and analysis 6) playback of the speech signal for each step, given the results of the corresponding processing procedures and run analysis.)
    2021-03-18 17:29:19下载
    积分:1
  • codes
    EKG SIGNAL PROCESSING THROUGH CORDIC
    2013-09-29 01:46:17下载
    积分:1
  • SDRAM_DDR
    SDRAM_DDR控制器verilog代码及中文说明文档。(The SDRAM_DDR controller Verilog code and documentation in chinese.)
    2013-02-06 10:48:57下载
    积分:1
  • mealyfsm sequence detector
    有限状态机(FSM)或有限状态自动机(复数:自动机),或简称状态机,是用于设计计算机程序和时序逻辑电路的计算数学模型。它被认为是一个抽象的机器,可以处于有限个状态之一。机器一次只处于一种状态;它在任何给定时间处于的状态称为当前状态。当tr启动时,它可以从一种状态改变到另一种状态
    2022-01-30 11:45:29下载
    积分:1
  • LCD12864
    verilog lcd2864 适合初学者(verilog lcd2864 )
    2013-10-15 18:57:45下载
    积分:1
  • 696524资源总数
  • 103886会员总数
  • 81今日下载