登录
首页 » Verilog » DVI显示驱动

DVI显示驱动

于 2022-03-15 发布 文件大小:4.82 MB
0 137
下载积分: 2 下载次数: 1

代码说明:

xilinx V5板子,用来驱动DVI显示的Verilog代码。 可正常显示所需要显示的正常颜色和图案。 将CH7301芯片接到到的视频数据信号,直接显示到DVI显示屏上。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • digital_clock
    数字钟通过verilog实现,并且支持Modelsim仿真,通过实验验证(The digital clock is implemented by Verilog and supports Modelsim simulation)
    2020-06-18 05:00:02下载
    积分:1
  • FPGA超声波测距数码管显示
    超声波测距代码参考了网上的,数码管自己写的,我的是50mHz的晶振,测距不准可以自己修改一下。大佬勿喷。
    2022-01-27 22:40:26下载
    积分:1
  • ad706_verilog
    AD706在Sparten6使用的FPGA代码,测试通过(AD706 FPGA Code In Sparten6)
    2017-02-06 10:39:29下载
    积分:1
  • lab_instructions3
    The objective of the labs today is to give you a basic understanding of FPGA design and enough experience to begin your own FPGA design with the ISE 10.1 tools and the Xilinx Spartan-3A DSP 1800A Starter Kit.
    2010-12-31 17:16:42下载
    积分:1
  • frequency
    数字频率计,测量范围0-1GHZ,测周测频自动转换,精度极高,花了很长时间,不过还是有一点点小问题,有待改进.(Digital frequency meter, range 0-1GHZ, automatic conversion measured weekly frequency measurement, high precision, took a long time, but still a little small problems to be improved.)
    2011-08-11 00:51:18下载
    积分:1
  • Continuous_delay_control_Farrow
    说明:  matlab代码,利用Farrow结构设计分数延时滤波器,滤波器阶数和个数可分别进行设置,利用最大最小准则近似(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)
    2019-06-14 09:10:59下载
    积分:1
  • VGAzifuxianshi
    用VERILOG编写的VGA字符显示,可以在电脑屏幕上显示字符,已通过测试(Prepared with the VERILOG VGA character display, can display characters on a computer screen, has been tested)
    2011-01-01 14:50:47下载
    积分:1
  • 咖啡自动售货机 verilog 代码与验证平台
    基于有限状态机的咖啡自动售货机。 自动售货机应出售茶为 Rs。 10、 咖啡为 Rs。 20 和冷咖啡为 Rs.30。 这台机器接受 Rs。 10 和 Rs.20 注意到。 如果选择的产品超出支付的金额,金额返回和显示一条消息。
    2022-01-26 00:14:51下载
    积分:1
  • LCD_test
    this a example for the LCD for altera FPGA cyclone ii EP2C8. implemented in verilog. tested using altera EP2C8 fpga
    2013-07-25 14:43:43下载
    积分:1
  • 7×7交叉使用Verilog
    这是Verilog代码使用Verilog实现交叉。
    2022-10-06 06:25:03下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载