-
ADC转换的verilog实现
简单的12位的AD转换实现，开发平台为vivado，开发语言为verilog。
- 2022-02-25 13:19:37下载
- 积分：1
-
多层次的中国
应用背景4联想多级cahe用Verilog。可以跑在Xilinx软件客户端模拟器。4路联想多级cahe用Verilog。可以跑在Xilinx软件客户端模拟器。4路联想多级cahe用Verilog。可以跑在Xilinx软件客户端模拟器。4路联想多级cahe用Verilog。可以跑在Xilinx软件客户端模拟器。4路联想多级cahe用Verilog。可以跑在Xilinx软件客户端模拟器。4路联想多级cahe用Verilog。可以跑在Xilinx软件客户端模拟器。关键技术你好这个代码是使用Xilinx就跑..请查看以下软件中的这一观点。
- 2022-07-12 14:19:47下载
- 积分：1
-
SPI接口设计
SPI接口主模式电路设计: （1）主频100M，输出时钟频率可调：主时钟2/4/8/32/64分频； （2）具有主动收发功能； （3）发送、接收数据均16bit为单位； （4）使用 SMIC 工艺库 smic18mm_1P6M 完成设计； （5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、物理验证等。
- 2023-01-31 22:20:03下载
- 积分：1
-
rough22
采用倍频及1/3、1/12倍频绘制的路面不平度频谱图（自编）(Using octave and 1/3, 1/12 octave drawn road roughness spectrum (self))
- 2013-09-10 16:50:13下载
- 积分：1
-
数字手电筒
涉及三个文件： 源文件、 鼓励文件和验证文件，可以调节整体工作的一个基本的手电筒
- 2023-06-16 18:35:03下载
- 积分：1
-
语言 UART 模型
通用异步接收器和发射器用于大多数微控制器和微处理器程序描述 uart 模型的基本工作
- 2022-04-02 11:24:04下载
- 积分：1
-
shuzihongdianlu
数字钟电路的实现，可以24小时计时，可调整时间！(Digital clock circuit implementation, a 24-hour timer, adjustable time!)
- 2013-08-18 14:49:14下载
- 积分：1
-
16bit-Mulitiplier-Verilog-procedure
这是一个16位乘法器Verilog程序，包括有符号位和无符号位乘法器(This is a 16-bit multiplier Verilog program, including the sign bit and no sign bit multiplier)
- 2012-12-25 11:33:48下载
- 积分：1
-
verilog-lfsr-master
说明： Fully parametrizable combinatorial parallel LFSR/CRC module. Implements an unrolled LFSR next state computation. Includes full MyHDL testbench.
- 2020-06-24 21:40:01下载
- 积分：1
-
fifo
fifo是大多数设计中非常重要的模块；
- 2022-02-27 06:51:03下载
- 积分：1
