-
seven_persons
自己写的7人表决器的verilog程序，实现4人以上通过则通过的功能。(Seven people to write their own voting machine verilog program to achieve four or more people pass through function.)
- 2013-08-10 07:15:06下载
- 积分：1
-
i2c 协议
•TheI²C （使用电路） 一般被称为"两个 wireinterface"。•ThisI²C 接口将创建主设备和从设备之间的通信。•Theinterface 将读取主人的命令，并发送相应的对主人。••Ourinterface 设计包括读和写操作，将能交流掌握并通过 I2C 奴隶。
- 2022-05-14 03:46:52下载
- 积分：1
-
vedic 乘法器的 verilog 代码
这是古代vedic数学家设计的8 x 8 vedic乘法器的源代码旨。全加操作使用了全加法器。
- 2022-01-26 03:00:38下载
- 积分：1
-
perl
说明： perl学习资料，包含一些常用的一些文档，可直接做来用于实践(perl training)
- 2009-08-21 10:48:17下载
- 积分：1
-
123
说明： 系统介绍了数字开发系统平台FPGA设计中的部分技巧 对于FPGA开发研究人员具有一定的指导和帮助意义(Systematic introduction of digital development platform FPGA design techniques for FPGA development of some of the researchers have some sense of guidance and help)
- 2011-03-24 10:34:07下载
- 积分：1
-
multiplier_interface
verilog 写的工程，是个基于流水线的乘法器(verilog write the works, is based on a pipelined multiplier)
- 2012-09-21 10:04:54下载
- 积分：1
-
tcp_ip_core_w_dhcp_latest.tar
以太网协议 TCP/IP/DHCP协议verilog实现(Ethernet IP/TCP/DHCP verilog source code)
- 2018-08-23 14:35:01下载
- 积分：1
-
RS编解码的FPGA实现
RS（255,239） FEC , 编解码， FPGA， 《RS编解码的FPGA实现》， 东南大学硕士论文用到的源代码，以及详细讲解-RS（上传 (上传 (1)1)255,239）， FEC， encoding and decoding, postgraduate s essay
- 2022-04-20 16:01:16下载
- 积分：1
-
QPSK_System
实现QPSK系统的调制解调仿真，基带成形滤波器采用升余弦滚降滤波器，将仿真的误码率与理论误码率作了比较(Implement QPSK modulation and demodulation simulation system, the baseband shaping filter using Raised Cosine filter will BER simulation were compared with the theoretical BER)
- 2020-12-22 15:39:07下载
- 积分：1
-
T200071012217h
此源码为线性相位滤波的vhdl源码与设计心的体会，理论分分析与工程实践总结相结合，有非常大的参考价值 可直接使用。
(The source for the linear phase filter VHDL source code and design of the heart experience, theoretical analysis to summarize the combination of engineering practice, a very large reference value can be used directly.)
- 2012-07-10 16:08:08下载
- 积分：1
