登录
首页 » VHDL » 里面是VHDL的一些例子,大家可以看一下,蛮不错的,对大家提高VHDL水平很好的....

里面是VHDL的一些例子,大家可以看一下,蛮不错的,对大家提高VHDL水平很好的....

于 2022-03-15 发布 文件大小:165.42 kB
0 119
下载积分: 2 下载次数: 1

代码说明:

里面是VHDL的一些例子,大家可以看一下,蛮不错的,对大家提高VHDL水平很好的.-There is some examples of VHDL, we can look pretty good on the U.S. improve the level VHDL good.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Modelsim_SDRAM
    本实例用于SDRAM完成读写功能: 先向SDRAM里面写数据,然后再将数据读出来做比较,如果不匹配就通过LED变亮显示出来,如果一致,LED就不亮。(The examples for SDRAM read and write functions.)
    2013-02-06 10:38:14下载
    积分:1
  • FFT
    FFT with fix point 2*N
    2013-10-06 15:38:38下载
    积分:1
  • A4_Uart_Top
    串口! 这是一个使用的通信程序 , 非常好用。(serial port Serial port! This is a communication program used, very useful.)
    2020-06-17 14:00:01下载
    积分:1
  • LMP
    利用LMP的20bit counter,比自带的cout进位要快的多。已经同错综合和时序仿真。-LMP
    2022-01-25 18:35:46下载
    积分:1
  • RS译码的Euclid算法及其FPGA实现,并通过仿真器的出结果,对于设计RS译码很有帮助...
    RS译码的Euclid算法及其FPGA实现,并通过仿真器的出结果,对于设计RS译码很有帮助-RS decoding Euclid algorithm and its FPGA implementation, and through the simulator results are helpful for the design of RS decoder
    2022-08-20 11:45:06下载
    积分:1
  • Altium Partner SN-1000010 r10
    说明:  Browser modularization processing, browser modularization combing, browser modularization expansion
    2020-06-24 04:20:01下载
    积分:1
  • the program have designed a PCM signal timing modules, including the CLK input,...
    该程序设计了一个产生PCM码流时序信号的模块,他包括输入端CLK,SET及输出端Q1,Q2,Q3-the program have designed a PCM signal timing modules, including the CLK input, and output SET Q1, Q2 and Q3
    2022-02-15 04:03:30下载
    积分:1
  • Acoustic-Fingerprinting-master
    说明:  acousting fingerprint enhancement
    2019-06-03 21:23:50下载
    积分:1
  • AXI-full
    axi协议中的full子协议,可用于直接访问zynq器件的ddr器件。(The full sub protocol in the Axi protocol can be used to direct access to the DDR device of the zynq device.)
    2018-03-15 10:40:55下载
    积分:1
  • claa
    vhdl code for carry lookahead addder
    2014-02-05 00:26:26下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载