-
PN_GEN
说明： 一个PN序列发生器，大M序列，供参考学习，(A PN sequence generator, the M series, for reference study,)
- 2008-10-20 13:46:45下载
- 积分：1
-
Kluwer.Academic.The.Verilog.Hardware.Description
Kluwer academic the verilog hardware description language fith edition
- 2014-10-08 08:11:42下载
- 积分：1
-
《Verilog HDL 程序设计教程》6
《Verilog HDL 程序设计教程》6-"Verilog HDL Design Guide" 6
- 2022-02-21 13:38:55下载
- 积分：1
-
cnt
在ise开发环境下，建立顶层模块和子模块的层次结构，其实现的功能是一个可复位课暂停开始继续的建议秒表(In ise development environment, establish a hierarchy of top-level modules and sub-modules, and its function is to achieve a resettable class resumes proposal to suspend the stopwatch)
- 2014-11-03 19:35:21下载
- 积分：1
-
project1
音乐计算器的设计与实现。完成加减与或比较计算，能显示进位借位零位，能根据结果的正负发出两首不同的音乐。(Design and implementation of music calculator. Complete addition and subtraction and comparison calculation, can display carry and borrow zero, can send out two different music according to the positive and negative results.)
- 2020-08-16 23:38:25下载
- 积分：1
-
maxplus2 VHDL development environment for the preparation of the keyboard proced...
maxplus2为开发环境 vhdl编写的 键盘 程序-maxplus2 VHDL development environment for the preparation of the keyboard procedures
- 2022-02-14 21:32:29下载
- 积分：1
-
基于IIC的EEPROM模型代码
说明： 基于IIC协议的EEPROM模型，可实现串行数据转并行数据，并行数据转串行数据，分为EEPROM模块，EEPROM_WR模块，signal模块，Top模块(The EEPROM model based on IIC protocol can convert serial data to parallel data and parallel data to serial data. It is divided into EEPROM module and EEPROM module_ WR module, signal module, top module)
- 2020-10-02 00:30:24下载
- 积分：1
-
counter2
spartan-3e fpga vhdl 实现的计数器 记满后点亮小灯(spartan-3e fpga vhdl counter to light led)
- 2012-04-23 16:38:30下载
- 积分：1
-
AD9516VERILOG
通过VERILOG编写的AD9516时钟芯片SPI配置代码(CONGIGURE THE ad9516)
- 2021-03-15 12:09:23下载
- 积分：1
-
ddr3_sun
说明： 使用DDR3IP核进行仿真，写入读取数据(Using DDR3IP core to simulate, write and read data)
- 2021-01-07 00:48:53下载
- 积分：1
