网站首页

cf_interleaver2

于 2022-03-16 发布文件大小:352.47 kB

 0  130

下载积分: 2 下载次数: 2

我要下载

代码说明：

interleaver即交织器，里面包含有C,VHDL,VRILOG HDL三种语言写的交织器, 包括各种各样的组合达六七十种，描写详尽，是一个难得的学习交织器的材料 -interleaver that interleaver, which contains C, VHDL, VRILOG HDL three languages to write the interleaver, including a variety of combinations to depend species, a detailed description, is a rare study of the materials are intertwined

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

src
假设每个从设备中有可访问APB寄存器16个，位宽均为32比特，16个寄存器的访问地址计算方式为基址 +　寄存器编号左移２位（byte 偏移）(Assuming that there are 16 accessible APB registers in each slave device, the bit width is 32 bits, and the access address of 16 registers is calculated by base address + register number left shift 2 bits (byte offset).)

2020-12-15 13:49:14下载

积分：1
CORDIC旋转
虽然Loeffler DCT实现了良好的质量转换

2022-03-25 12:45:23下载

积分：1
usb_test
Cypress USB 的主从FPGA 控制实现代码(USB controller)

2012-10-09 10:39:52下载

积分：1
iic
iic 总线 verilog 源代码标准i2c总线，有sda scl 时钟，频率自定(IIC bus standard Verilog source code i2c bus, has sda scl clock, the frequency of self-)

2007-10-24 17:52:33下载

积分：1
SystemOfTaxiFeeBasedOnVerilogHDL
摘要：以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优化，下载到EPF1OK10TC144—3芯片中，可应用于实际的出租车收费系统。关键词：Verilog HDL；电子自动化设计；硬件描述语言；MAX+PLUSⅡ(Abstract: Shanghai taxi meter as an example, the use of Verilog HDL language designed taxi meter so that it will have the time display, billing, as well as analog taxis to start, stop, reset and other functions, and set up a dynamic scanning circuit shows that the fare and the corresponding time, shows the hardware description language Verilog-HDL design of the superiority of digital logic circuits. Source by MAX+ PLUS Ⅱ software debugging, optimization, downloaded to EPF1OK10TC144-3 chip, can be applied to the actual taxi fare collection system. Keywords: Verilog HDL electronic design automation hardware description language MAX+ PLUS Ⅱ)

2007-09-11 10:52:52下载

积分：1
I2S_2
that file is different I2S example

2014-11-27 06:39:52下载

积分：1
vhdl_lms
vhdl 语言实现的lms算法的自适应滤波器两种实现方式包括改进(VHDL language lms algorithm adaptive filter implemented in two ways including improved)

2012-04-26 18:15:02下载

积分：1
taxivalue
我用FPGA来实现，这是一个出租车计价器，用来计算里程，我已在Quartus 2实现。(I used the FPGA to achieve, this is a taxi meter, calculate the mileage, I have been in quartus 2 to achieve.)

2020-07-12 19:08:52下载

积分：1
polyphaseFIR_1v0
polyphase fir dilter

2016-02-19 21:32:07下载

积分：1
AHB 转移到 APB 源和建业读/写 verilog 代码
转换AHB外围转移到APB转移16槽孔APB桥提供高速AHB之间的界面域和低功率的APB域。大桥出现在AHB奴隶，而在APB，它是主人。读取和写入的AHB接送转换成相应的APB传输。由于APB不流水线，等待状态转移过程中加入，并从建业的时候在AHB需要等待APB协议。在AHB到APB桥包括一个状态机，它被用来控制产生的APB和AHB输出信号，以及地址解码逻辑，用于生成所述APB外设选择线。在系统中使用的所有寄存器被从的上升沿时钟系统时钟HCLK，并使用异步复位HRESETn

2022-04-10 17:05:22下载

积分：1

696516资源总数
106642会员总数
12今日下载

cf_interleaver2

0 个回复

热门标签

热门下载