登录
首页 » Verilog » cf_interleaver2

cf_interleaver2

于 2022-03-16 发布 文件大小:352.47 kB
0 120
下载积分: 2 下载次数: 2

代码说明:

interleaver即交织器,里面包含有C,VHDL,VRILOG HDL三种语言写的交织器, 包括各种各样的组合达六七十种,描写详尽,是一个难得的学习交织器的材料 -interleaver that interleaver, which contains C, VHDL, VRILOG HDL three languages to write the interleaver, including a variety of combinations to depend species, a detailed description, is a rare study of the materials are intertwined

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ahb_sram
    ahbsram contains all codes of sram
    2019-04-27 21:25:52下载
    积分:1
  • MultiMIPS
    多周期MIPS system vivado实现(Multi-cycle MIPS system vivado)
    2018-06-24 18:19:29下载
    积分:1
  • 基于FPGA的简易流水灯,适用新手入门级训练,课程教学等
    新手教学代码流水的呢,非常简单一看就懂,欢迎交流
    2022-03-01 02:17:31下载
    积分:1
  • My_POC
    Simulating the functions of POC.(Simulating the functions of POC. In VHDL, with ISE.)
    2017-09-12 15:12:32下载
    积分:1
  • Ping_pong_Sparten3e-master
    FPGA实现乒乓球游戏 代码及仿真 VGA实现(FPGA realizes table tennis game code and simulation VGA implementation)
    2019-05-06 20:22:13下载
    积分:1
  • ALU
    FPGA设计,ISE工具验证,ALU功能设计,包括加法,减法,与或非等多项功能,经验证成功。
    2022-03-19 20:07:22下载
    积分:1
  • 视频运动补偿预测块的 verilog代码
    这是一个关于 VLSI 设计项目。主题是压缩的视频中的运动补偿预测块设计。项目包括 RTL 代码,代码验证平台。 项目使用软件的新思科技,例如: 设计编译器 (合成)、 IC 编译器 (布局)...... 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-05-03 18:25:03下载
    积分:1
  • 使用Verilog HDL的全加器的设计
    一个全加器和,增加了二进制数和帐户进行的值以及。一一位全加器加三一位数字,通常写成 ;A,B,和 ; ;CIN; ;一 ;和 ;B  ;是操作数,和 ;CIN  ;是一位从以前的少重要阶段。[ 2 ]  ;全加器通常是在一个级联的加法器的一个组成部分,其中添加8、16、32,等位的二进制数。该电路产生一二位输出,输出端和通常由信号 ;cout  ;和 ;S,
    2022-12-29 08:15:03下载
    积分:1
  • USART
    基于USART的ARM与FPGA通信实验(Based on the ARM and FPGA communication experiment of USART )
    2017-04-15 16:58:30下载
    积分:1
  • uart_tx
    FPGA UART 发送端程序 verilog语言编写 9600波特率 实用(UART transmit side program verilog language 9600 baud)
    2013-08-14 16:33:34下载
    积分:1
  • 696518资源总数
  • 106222会员总数
  • 14今日下载