-
ALU
包含一个ALU，实现斐波那契数列的计算。1.接受两个6位二进制输入。2.通过手动输入的时钟驱动每个周期进行一次计算。3.结果输出到led灯（使用NEXYS4开发板）(Including an ALU to realize the calculation of Fibonacci sequence. 1. Accept two 6-bit binary inputs. 2. Each cycle is driven by a clock input manually. 3. Output to LED lamp (using NEXYS4 development board))
- 2019-04-11 14:14:50下载
- 积分：1
-
key_test
fpga的按键程序，实现按键和led的对应点亮。(The key program of FPGA realizes the corresponding lighting between keys and led.)
- 2018-04-13 00:00:28下载
- 积分：1
-
frequency
基于FPGA的频率测量，能测量方波信号的频率、占空比、相位差。范围100mHz~200MHz，精度0.0001Hz(The frequency measurement based on FPGA can measure the frequency, duty cycle and phase difference of the square wave signal. Range 100mHz~200MHz, precision 0.0001Hz)
- 2018-06-29 16:48:41下载
- 积分：1
-
04_uart_test
说明： 基于FPGA的串口发送和接收，使用的verlilog语言(Using Verilog serial port program, send and receive.)
- 2020-10-13 10:33:10下载
- 积分：1
-
十字路口红绿灯控制
十字路口红绿灯控制，十字路口红绿灯控制，十字路口红绿灯控制，十字路口红绿灯控制，十字路口红绿灯控制，十字路口红绿灯控制
- 2022-01-26 01:34:02下载
- 积分：1
-
EP2C5
基于FPGA/EP2c5的开发板详细例程，内容丰富，简单易懂(Development board based on more routine FPGA/EP2c5, content rich, easy to understand)
- 2020-12-06 22:59:23下载
- 积分：1
-
芯片验证漫游指南附赠源代码
说明： 芯片验证漫游指南附赠源代码,适合初学者学习(Chip Verification Walkthrough Guide with Source Code)
- 2019-03-10 19:59:30下载
- 积分：1
-
流水线的 FFT/IFFT 64 点处理器
64 - 点基数8 FFT。
正向和反向FFT。
流水线型模式操作中，每个结果被输出在一个时钟周期内，从潜延迟
输入到输出等于163个时钟周期，同时装载/卸载的支持。
输入数据，输出数据，与系数宽度参数化的范围为8〜16。
两个和三个数据缓冲器被选中。
FFT的10位数据和系数宽度计算赛灵思FPGA XC4SX25-12在
250MHz的时钟周期，并在Xilinx FPGA的XC5SX25-12以300MHz的时钟周期，
分别。
FFT单元为10位的数据和系数，和2个数据缓冲器占用1513 CLB切片，4-
DSP48模块，并在Xilinx公司X2,5千比特的RAM
C4SX25 FPGA和700的CLB切片4DSP48E块，并在Xilinx公司XC5SX25 FPGA2,5千比特的RAM，数据缓冲器是
在
- 2023-07-23 01:10:04下载
- 积分：1
-
TimingController
能够实现 LCD时序驱动,通常cpu送出的信号为data bus信号，液晶屏幕并不能正常显示，需要lcd driver(LCD timing controller, usually cpu send out the data bus signal, so the lcd driver can t display normally, need the driver)
- 2011-02-15 21:05:08下载
- 积分：1
-
Harris-algorithm-based-on-FPGA
在利用FPGA的并行处理能力应对高速数据和去做复杂的数据处理时，对一些较为复杂或者重复性工作模块多的情况下，算法资源就需要进行预评估。有效的资源预评估不仅可以在芯片选型上有益，还可以对程序有较详细的估计，在硬件不变的前提下能够选择更好的算法优化。本文着重在Harris算法在FPGA的实现以及在移植之前对其占用的FPGA资源进行预评估。(Response to high-speed data and do complex data processing in the FPGA parallel processing capabilities, to cope with some of the more complex or repetitive tasks module，it is necessary to pre-assessment algorithm resources. Resources pre-assessment can not only be useful in the chip selection, but also be a more detailed estimate of the program to be able to choose a better algorithm optimization in the same premise hardware. This article focuses on the pre-assessment in the Harris algorithm in the FPGA implementation and its FPGA resources occupied prior to transplantation.)
- 2013-02-28 15:41:39下载
- 积分：1
|
联系客服（QQ：3324461878）
