-
在FPGA上实现的定码长3/4码率LDPC码编译码器
本编译码器，为码长在信息位为288码长，码率为3/4的短码LDPC编译码器，目前为最出版串行编译码，资源占比小，模块化，可扩展为半并行，缩短延时，LDPC矩阵可根据需要定制变更，测试平台文件在文件夹中的simulation中。
- 2022-12-12 16:30:07下载
- 积分：1
-
自动售货机的Verilog
应用背景这里的目标是设计自动售货机控制器接受资金投入（我和）在任何序列，并提供产品时所需的量已沉积并给出了改变。在这里向用户提供附加设备。这是可以撤回的如果客户希望通过按一个按钮的话，存入的钱。并；规格：1。价格的产品= rs.3。2。可能的资金的投入= 20和1。3。产品为交付时达到rs.3或RS。4。按按钮有没有（普）表示取消交易和数额的返还沉积关键技术/ *
- 2022-03-19 18:10:13下载
- 积分：1
-
deng
HDL verilog 电子密码锁 输入错误后有报警 输入正确后有提示(HDL Verilog electronic code lock input errors have prompted alarm input is correct)
- 2012-06-27 19:25:53下载
- 积分：1
-
sm4_Verilog
sm4 VERILOG 代码实现及其在无线网络3G中的应用(sm4 VERILOG)
- 2020-08-11 20:58:27下载
- 积分：1
-
digital-processing-with-FPGA
vhdl语言，国外教材，数字信号处理算法(vhdl language, foreign materials, digital signal processing algorithms)
- 2016-07-22 21:53:49下载
- 积分：1
-
Tun2CNk2
FPGA实现DSP的Verilog 示例(FPGA realization of DSP-Verilog Example)
- 2008-05-05 17:08:19下载
- 积分：1
-
FPGA正弦信号发生器
基于verilog hdl编写的FPGA正弦信号发生器，已测试。(FPGA sine signal generator)
- 2020-11-10 10:59:46下载
- 积分：1
-
CORDIC16
16次迭代的CORDIC算法，精度很高，可应用于计算反正切值(16 iterations of the CORDIC algorithm, high accuracy, can be applied to calculate arctangent)
- 2010-06-01 15:23:27下载
- 积分：1
-
1 _ + + + d5m Nios SoC的TFT
用DE1_SoC实现了D5M的显示，可以通过VGA和TFT屏来显示图像，将FPGA的数据传到Nios以便用C做复杂的算法处理。
- 2023-02-09 00:55:10下载
- 积分：1
-
tdc
time to digital convertor
- 2011-09-22 16:25:50下载
- 积分：1
|
联系客服（QQ：3324461878）
