-
FPGA_Turbo
Turbo码编解码的FPGA实现,verilog语言编写(Implementation ofTurbo code on FPGA , using Verilog language)
- 2021-04-19 09:48:51下载
- 积分:1
-
LVDS_SRC
实现LDVS接口数据接收 含有协议结构以及处理(lvds Verilog 512 frame)
- 2015-12-04 14:09:58下载
- 积分:1
-
D 触发器
我们已在 verilog (硬件描述语言) 实施 D 触发器。该代码被合成模拟在 Xilinx ISE 设计套件 14。
- 2022-09-06 09:55:03下载
- 积分:1
-
动态的仲裁者
应用背景系统芯片设计的性能很大程度上取决于其总线结构的效率。在系统芯片平台中使用的总线需要一个仲裁过程,因为它可以作为一个主程序的多个组件连接,因此发起一个交易。作为系统设计中的系统组件的数量增加关键技术由商业标准定义的通信架构是广泛存在的,在市场上。例如,OMI的PI总线,ARM的AMBA总线,Mentor Graphics的序列总线,IBM CoreConnect,对超音速的硅背板,和其他的silicore叉。该系统和AMBA使用固定优先级仲裁器。虽然仲裁协议是固定的,仲裁方案的选择通常取决于应用程序的要求
- 2022-03-14 19:34:02下载
- 积分:1
-
基于verilog的AMI协议编码,modelsim仿真
基于verilog的AMI协议编码,
已用modelsim验证。
- 2022-08-15 20:57:37下载
- 积分:1
-
20190717 - Copy
this describes building spi block on verilog hdl and programming them on an fpga device
- 2020-06-21 21:40:02下载
- 积分:1
-
dac
FPGA的驱动并行接口的DAC程序,效率较高。(FPGA-driven parallel interface of the DAC process more efficient.)
- 2011-08-04 21:48:11下载
- 积分:1
-
ADPCM
说明: APPCM算法和AD/DA芯片驱动在CPLD中的实现,已在实际硬件中测试OK,quartus2环境(APPCM algorithm and AD/DA chip in the drive to achieve in the CPLD has been tested in actual hardware OK, quartus2 environment)
- 2009-08-22 10:07:03下载
- 积分:1
-
GFverilog-hdl
伽罗华域的乘法器的设计,使用有限域设计乘法器(Galois field multiplier design, the use of finite field multiplier design)
- 2011-05-01 13:19:22下载
- 积分:1
-
uart_tr(3)
uart_tr 异步串口通信主机 使用verilog HDL语言编写(uart_tr the host of the uart )
- 2015-06-08 21:02:17下载
- 积分:1