登录
首页 » VHDL » 一个可综合的串并转换接口verilog源代码

一个可综合的串并转换接口verilog源代码

于 2022-03-17 发布 文件大小:5.47 kB
0 131
下载积分: 2 下载次数: 1

代码说明:

一个可综合的串并转换接口verilog源代码-a comprehensive series of conversion and interface Verilog source code

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fdivision
    在quartus平台下,并使用verillog hdl编写的时钟分频仿真(In quartus platform and use verillog hdl write clock divider simulation)
    2016-08-15 07:45:12下载
    积分:1
  • DW8051_ALL
    包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51论文: 基于IP 核的PSTN 短消息终端SoC 软硬件协同设计 Embedded TCP/ IP Chip Based on DW8051 Core 以8051为核的SOC中的万年历的设计 (DW8051 is designed by synopsys, and its instruction cycle is 4 clock, which lead to about 3 times faster than Intel 8051 with the same oscillator frequency. I writed ram, rom, some other perpherals such as DES, RNG, and its testbench, and it worked all right!)
    2021-05-07 09:28:36下载
    积分:1
  • 计算机组成原理课程设计(vhdl语言实现)
    1. 一位全加器设计 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY add IS PORT(a,b,cin:IN STD_LOGIC; Co,S:OUT STD_LOGIC); END ENTITY add; ARCHITECTURE fc1 OF add is BEGIN S
    2023-06-03 00:55:02下载
    积分:1
  • rough22
    采用倍频及1/3、1/12倍频绘制的路面不平度频谱图(自编)(Using octave and 1/3, 1/12 octave drawn road roughness spectrum (self))
    2013-09-10 16:50:13下载
    积分:1
  • HDLC控制器
    HDLC控制器源码,包括单独HDLC的Tx端和Rx端实现,以及顶层带FIFO和Wishbone总线控制器的实现,通过Wishbone可方便与CPU连接,通过软件控制整个HDLC控制器的工作。
    2023-06-14 17:55:03下载
    积分:1
  • 这是我用vhdl语言,在fpga内部做了一个双口ram的程序。我的邮箱:wleechina@163.com...
    这是我用vhdl语言,在fpga内部做了一个双口ram的程序。我的邮箱:wleechina@163.com-This is the language I used vhdl in fpga done an internal dual-port ram procedures. My mail : wleechina@163.com
    2022-05-06 16:15:30下载
    积分:1
  • divid5_VERILOG
    VERILOG实现无分频时钟,包括测试文件,经过验证可用(VERILOG is no difference between the frequency of the clock implementation, including test papers, can be used after authentication)
    2009-03-30 15:11:30下载
    积分:1
  • LED
    按键控制数码管显示,从0到9显示,八位数码管(Button control digital tube display)
    2017-11-13 20:19:42下载
    积分:1
  • FM radio decoder and controller VHDL, Xilinx provide. I thank other.
    FM收音机的解码及控制器VHDL语言实现,Xilinx提供的.别谢我.-FM radio decoder and controller VHDL, Xilinx provide. I thank other.
    2022-10-05 04:50:03下载
    积分:1
  • led5604
    5604FPGA驱动,能显示数字(5604里面为4个595)(5604 FPGA driver, able to display digital (5604 contains 4 595))
    2020-06-19 18:00:01下载
    积分:1
  • 696516资源总数
  • 106459会员总数
  • 0今日下载