登录
首页 » VHDL » mc8051 a good learning materials in absolute authority of the official website

mc8051 a good learning materials in absolute authority of the official website

于 2022-09-20 发布 文件大小:385.09 kB
0 120
下载积分: 2 下载次数: 1

代码说明:

mc8051 很好的学习资料 官网的绝对权威-mc8051 a good learning materials in absolute authority of the official website

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ISE_uart
    自己在ISE下用VHDL写的UART,简单,易懂(in ISE using VHDL was the UART, simple, understandable)
    2021-03-08 21:59:28下载
    积分:1
  • uc1701x_SPI
    UC1701串行编程例子,是一个很好的控制LCD模块的C语言串行编程(UC1701 serial program)
    2013-05-31 19:22:19下载
    积分:1
  • 16ChannelDeserializer
    LVDS De-serialization
    2019-06-20 14:53:25下载
    积分:1
  • FPGA的并行流水线的AES-GCM核心100G以太网应用
    应用背景在本文中,我们提出了一种高效的设计方法在可重构硬件设备中实现GCM结合认证加密AES。由于四AES内核和四binaryfield复制我们能演示如何打破该100Gbps的速度必将在FPGA。为了减少的在Ghash操作关键路径,四级流水线已被插入在广发(2128)乘法。这个最后的GCM的架构依赖于一个4×4建筑实现了在Xilinx Virtex-5器件119gbps。关键技术即将推出的IEEE以太网标准的重点将提供的数据传输带宽的100Gbit /美国目前,最快的加密原始批准的美国国家标准与技术研究所,结合数据加密和身份认证,是伽罗瓦/计数器模式(GCM)操作。如果可行性,提高速度的GCM到100Gbit/s的ASIC技术已经表明,在GCM FPGA实现安全100G以太网网络系统出现了一些重要的结构问题。在本文中,我们报告一个高效的FPGA架构该模式结合AES分组密码。与四流水线并行AES-GCM芯我们可以要达到新的以太网标准要求的速度。此外,时间关键二进制字段乘法的认证过程依赖于四个流水线2 Karatsuba—人乘子。
    2022-04-01 01:49:49下载
    积分:1
  • VHDL出租车计费代码
    该代码实现出租车计费功能,例如起步价为5元,按住相关控件后,每隔五秒,计数将加1,实现类似于开车时计费的功能,当松开按键后,计费也将停止。。。。
    2022-02-14 00:52:30下载
    积分:1
  • SSI-ABZ
    SSI转ABZ信号FPGA程序,测试完全可用(Function of SSI convert to ABZ signal,is available)
    2019-05-19 15:37:48下载
    积分:1
  • 8aqm-string-and-convert-vhdl-program
    8aqm调制串并转(1:3)换部分vhdl程序(8aqm string and convert vhdl program)
    2011-01-20 18:31:26下载
    积分:1
  • Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0],...
    Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising edge. 5. The SHIFT signal describes the shift number. The shift range is 0 to 15. 6. When the signal RIGHT is high, it shifts input data to right. On the other hand, it shifts input data to left. 7. When the signal SIGN is high, the input data is a signed number and it shifts with sign extension. However, the input data is an unsigned number if the signal SIGN is low. 8. You can only use following gates in Table I and need to include the delay information (Tplh, Tphl) in your design.
    2022-06-13 02:00:08下载
    积分:1
  • ALTERA关于CCD的一些verilog程序,都通过运行无误的。
    ALTERA关于CCD的一些verilog程序,都通过运行无误的。-ALTERA on a number of Verilog CCD procedures, both by running unmistakable.
    2022-06-17 09:45:06下载
    积分:1
  • 18B20PLCD
    温度液晶显示演示程序 LCD数据线:P0口 LCD控制线:RS P20 RW P21 E P22 BUSY P07 18B20端口DQ :P27 (Temperature of liquid crystal display demo Data line: P0 LCD LCD RS P20 RW P21 control line: E P22 BUSY P07 18B20 DQ : P27 port )
    2011-12-03 23:04:34下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载