登录
首页 » Verilog » 同步FIFO verilog

同步FIFO verilog

于 2022-03-18 发布 文件大小:3.77 kB
0 153
下载积分: 2 下载次数: 1

代码说明:

同步FIFO verilog

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CLOCK1027
    设计了一个电子时钟,功能包括定点报时,设置闹钟,校时等(Designed an electronic clock, features include fixed-point timekeeping, setting alarms, school hours, etc.)
    2018-07-01 18:11:41下载
    积分:1
  • ahb_sram
    ahbsram contains all codes of sram
    2019-04-27 21:25:52下载
    积分:1
  • callback
    说明:  This is code of UVM CALLBACK function.
    2020-06-24 15:40:02下载
    积分:1
  • 一个UART协议验证
    一个 ;通用异步接收器/发送器UART,简称 ; ;/ˈ居ːɑːRT /,是 ;计算机硬件 ;设备之间的数据并行转换 ; ;和 ;serialfo
    2022-04-10 03:32:48下载
    积分:1
  • UART_DMA
    UART_DMA的方法是使用nios实现UART方式实现DMA传输,在硬件平台上通过验证实现(UART_DMA way is to use uart dma transfer nios implemented in the hardware platform validated by)
    2020-11-03 10:39:53下载
    积分:1
  • atom.2007.12.tar
    Cores are generated from Confluence a modern logic design language. Confluence is a simple, yet highly expressive language that compiles into Verilog, VHDL, and C
    2008-05-12 10:13:23下载
    积分:1
  • 单周期cpu
    说明:  该文件包含了实现单周期cpu的全部代码以及实验报告,包括仿真波形以及烧板过程(This file contains all the codes and experimental reports of realizing single cycle CPU, including simulation waveform and download process)
    2019-12-14 20:55:42下载
    积分:1
  • pingpangqiu
    基于basys2的简单的乒乓球小游戏,通过ise13.4开发,使用语言VHDL,能够通过VGA在显示屏显示,能够实现双人对打,有计分功能。(Simple table tennis game, based on basys2 through ise13.4 development, using VHDL language, can through the VGA display shows, can achieve a double play, scoring function.)
    2014-07-04 01:42:00下载
    积分:1
  • verilog DDSAD854
    基于FPGA控制的AD9854DDS任意信号发生,实现了宽带线性调频信号等多种调制信号已经单频信号
    2023-05-10 14:10:04下载
    积分:1
  • 基于无源蜂鸣器和矩阵按键的电子琴系统设计
    基于无源蜂鸣器和矩阵按键的电子琴系统设计(design of Electronic Piano System Based on Passive Buzzer and Matrix Key)
    2020-06-21 01:20:08下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载