网站首页

一个UART协议验证

于 2022-04-10 发布文件大小:9.13 kB

 0  162

下载积分: 2 下载次数: 1

我要下载

代码说明：

一个；通用异步接收器/发送器UART，简称；；/ˈ居ːɑːRT /，是；计算机硬件；设备之间的数据并行转换；；和；serialfo

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

基于VHDL的UART控制器设计
UART模块的VHDL语言设计(Design of VHDL language based on UART module)

2017-11-13 23:56:26下载

积分：1
PPM解码器
本代码主要功能是PPM解码，采用Verilog语言，通过移位寄存器和组合电路实现解码。(The main function of this code is PPM decoding.)

2020-12-10 18:29:19下载

积分：1
regress-900055
The Date prototype object is itself a Date object (its [[Class]] is "Date") whose value is NaN.

2013-12-27 00:29:58下载

积分：1
RS-code
说明：我测试过的！Verilog HDL实现RS编码。(I' ve tested it! RS coding Verilog HDL implementation.)

2010-04-12 20:30:36下载

积分：1
余数数制系统
反向转换器模量集 {2n + 1、 2n、 2n 1} 提出了。中国剩余定理的简化为了获得一个反向转换器的使用 mod-{2n-1} 操作。这里的显式使用模量的负担将被丢弃。这些反向转换器用来寻找乘法逆的 RNS 价值。为了限制我们使的范围使用中提出的变换器和最好的相当先进的转换器 cyclone2 fpga 基数 8 展位修改 rns 乘法器。当比较其他转换器此体系结构可节省电力、地区、延迟和成本降低

2022-02-05 02:53:51下载

积分：1
StopWatch
This is a simple verilog code for stopwatch undre xlinx ISE webpack based for NEXYS3 board.

2013-10-04 00:53:49下载

积分：1
用VERILOG编写的USB2.0源代码
基于Verilog Hdl语言实现的USB2.0通信模块。

2023-01-14 14:25:03下载

积分：1
222
说明： VHDL BISS,SSI,ENDAT2.2, ENCODER

2020-11-24 17:46:39下载

积分：1
fpga1
说明：基于EasyFPGA030的直流电机控制电路设计和四位数字密码锁。(DC Motor Control Based on EasyFPGA030 circuit design and four-digit combination lock.)

2010-05-03 20:20:42下载

积分：1
LDPC_DECODER(matlab)
本程序是在AWGN下的LDPC码的仿真程序，本程序优点是译码效率高，速率很快，可以仿帧数很大的图。(the decoder for LDPC under the AWGN channel)

2020-12-27 21:49:02下载

积分：1

696516资源总数
106641会员总数
4今日下载

一个UART协议验证

0 个回复

热门标签

热门下载