-
uart-gen.rar
uart-gen.rar,是关于异步通信的1.在内部环路测试没有问题，逻辑应该基本是没有问题的。但是如果转成外部通讯的话，看一下数据输入和输出时候的同步性。
2.用逻辑分析仪或者chipscope抓一下错误的数据，看能不能找到错误发生的规律。
3.请关注一下波特率的设置：在内部测试的时候是不是和外面接收时候一样，注意到波特率和频率的关系。
4.将ucf里面io试着换一下，查一下io的驱动能力，还有io最好不要悬空，接弱上拉看看。
- 2022-01-25 21:16:56下载
- 积分：1
-
IIC总线Verilog实现（读写16为数据）
应用背景本此代码实在课题研究中驱动某个外设模块，在驱动中命令的外设状态的读写遵守IIC总线传输协议，但是由于该外设的命令和寄存器状态以字为单位，一般情况的IIC总线是实现的是8位数据的读写，在这需要的16位数据的读写，由此写出的此代码。关键技术一般情况下的IIC总线传输协议的写操作是先写设备地址然后等待设备的应答ACK信号，然后在写写操作寄存器的地址，然后等待ACK应答信号，然后再写入需要传输的8位数据，在这个代码中我们实现的是16位数据的写操作，所以前两步的操作中是一样的，最后写数据的操作是有变化的。读操作同上，只是多了一步Re-Start的过程
- 2022-03-22 01:40:15下载
- 积分：1
-
任意波形发生器
任意波形发生器，通过计数器并结合拼接操作产生四种波形正弦波，方波，三角波，斜三角波。通过数据选择端（2位）共四种模式确定选择产生上述四种波形中的哪一种波形。波形的形状是由若干个坐标的点连接而成。
- 2022-10-03 15:40:03下载
- 积分：1
-
Clutter-Filtering-
。给出了时域滤波的基本原理以及通常采用的
IIR 椭圆地物杂波滤波器的设计方法。重点研究了回归滤波器这一时域滤波算
法。从正交多项式的拟合出发，给出了回归滤波器抑制地物杂波的基本原理及
其滤波实现过程。通过对回归滤波器的计算复杂度的研究，寻找使回归滤波器
计算量最小的正交多项式。分析了回归滤波器频率响应特性，比较了回归滤波
器与IIR 椭圆地物杂波滤波器的计算复杂度。利用仿真的雷达信号，分析了回
归滤波器的地物杂波抑制性能。回归滤波器实际上是一高通滤波器，它在滤掉
低频地物杂波的同时，对落在滤波器阻带内的天气回波信号同样会造成衰减。
在天气回波信号谱宽固定的情况下，通过改变天气回波信号的平均多普勒频率，
分析了回归滤波器对它的衰减情况。在基于一组实际采集的雷达信号的基础上，
给出了回归滤波器的地物杂波抑制比随着滤波器阶数的变化情况。(Firstly, this dissertation introduces the research background and significance of
ground clutter suppression, analyzes the characteristics of the ground clutter and
weather signals in the Doppler weather radars and simulates Doppler radar echo
signals (It includes ground clutter, weather echo signals and the mixture of them).
The simulated signals are used later to study the time and frequency domain ground
clutter suppression.
Secondly, this dissertation talks about the time domain filtering, gives the basic
theory of time domain filtering and describes the design method of the usually used
fifth-order elliptic infinite impulse response (IIR) ground clutter filter. In the time
domain, the work focuses on the regression filter. From the orthogonal polynomials
fit, this dissertation gives the basic theory of the regression filter for ground clutter
suppression and the filtering process using a regression filter. Through the study of
the computational complexity of regression)
- 2012-07-09 22:12:11下载
- 积分：1
-
基于FPGA的13位Barker码的实现
资源描述基于FPGA的13位Barker码的实现,用Verilog语言编写相关器，利用FPGA实现13位Barker码相关器，并对其用Modelsim仿真。
- 2022-05-08 17:15:54下载
- 积分：1
-
mod3
verilog源代码，实现两种方法的模3运算。(verilog source code，to implement the calculation of mod-3 by two means.)
- 2011-12-24 10:23:40下载
- 积分：1
-
简单的32位RISC CPU内核
我是在韩国仁荷大学学生。这是项目结果的计算机体系结构。它的 CPU 核心，32 位 RISC 系统。它可以在 300 MIPS opreated。1cycle / 1instruction 系统。它提出简单的哈佛架构。和做简单的算术逻辑。
- 2022-01-28 09:03:42下载
- 积分：1
-
Study_Test
说明： 实现简单的硬件加法器、除法器，实现源码文中注释(Realize simple hardware adder and divider, realize source code)
- 2020-06-21 05:20:01下载
- 积分：1
-
32位计数器 Verilog
实现32位计数器的功能。其中包含了源文件和仿真文件。适用于Verilog初学者学习使用。使用的是xilinx开发板实现。
- 2022-12-19 14:15:04下载
- 积分：1
-
灰色计数器
资源描述这是一个verilog代码转换成二进制码格雷码，这有助于减少开关活动从而功率降低。
- 2023-03-03 23:45:04下载
- 积分：1
