-
imply logic
说明： 由忆阻器机制设计蕴含逻辑，内含testbench仿真文件(Design implied logic by memristor mechanism, including testbench simulation file)
- 2019-04-24 15:42:24下载
- 积分：1
-
Harris-algorithm-based-on-FPGA
在利用FPGA的并行处理能力应对高速数据和去做复杂的数据处理时，对一些较为复杂或者重复性工作模块多的情况下，算法资源就需要进行预评估。有效的资源预评估不仅可以在芯片选型上有益，还可以对程序有较详细的估计，在硬件不变的前提下能够选择更好的算法优化。本文着重在Harris算法在FPGA的实现以及在移植之前对其占用的FPGA资源进行预评估。(Response to high-speed data and do complex data processing in the FPGA parallel processing capabilities, to cope with some of the more complex or repetitive tasks module，it is necessary to pre-assessment algorithm resources. Resources pre-assessment can not only be useful in the chip selection, but also be a more detailed estimate of the program to be able to choose a better algorithm optimization in the same premise hardware. This article focuses on the pre-assessment in the Harris algorithm in the FPGA implementation and its FPGA resources occupied prior to transplantation.)
- 2013-02-28 15:41:39下载
- 积分：1
-
小灯测试代码
使用Verilog语言编写小灯测试代码，能实现流水灯的功能，代码简单易懂，很适合初学者学习和验证。
- 2022-02-28 22:00:42下载
- 积分：1
-
基于spartan 3e 的lcd显示屏驱动
该程序用verilog语言描写了一段驱动spartan 3e 板子上的1602 lcd 显示屏驱动程序包含其中，其中第一行显示level score life. 第二行显示00,01 03 时钟选择板子上自带的50m时钟。 驱动严格按照时序来写双航显示。
- 2022-01-26 06:11:11下载
- 积分：1
-
CPU
十一和通过vivado实现多周期cpu，各种作业再里面包含了(Realizing multi period CPU)
- 2020-12-29 10:19:00下载
- 积分：1
-
Verilog LED 斯巴达 6
此代码是 verilog 代码和斯巴达 6 模型规范代码。欢迎大家下载、试用。谢谢大家的支持。
- 2022-03-01 23:14:35下载
- 积分：1
-
CHING
数字钟vhdl主要分为正常显示与报时功能(Digital clock vhdl)
- 2013-03-06 15:32:11下载
- 积分：1
-
Verilog实现串口通信
利用Verilog语言实现串口通信发射模块，此项目程序可运行在quartus软件上。项目中包括波特率时钟模块、数据产生及汉明编码模块、串口发射模块。
- 2022-01-25 18:39:23下载
- 积分：1
-
中值滤波verilog
中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog中值滤波verilog
- 2023-03-28 00:30:04下载
- 积分：1
-
netlist
vhdl program of matlab file converted to vhdl
- 2015-02-06 21:21:13下载
- 积分：1
