登录
首页 » VHDL » VHDL程序讲解FIFO与RAM和ROM的数据交换

VHDL程序讲解FIFO与RAM和ROM的数据交换

于 2022-03-19 发布 文件大小:9.19 MB
0 139
下载积分: 2 下载次数: 1

代码说明:

    本资源详细的设计了一个FIFO的用法,将数据从ROM中读取送到FIFO缓存中然后RAM从FIFO缓存中读取数据存到内存中,改程序可以很好的学习三者之间的关系

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog
    说明:  i2c module,有i2c主机和从机模块(i2c module verilog VHDL base on i2c protocol)
    2020-10-26 08:27:29下载
    积分:1
  • lcd
    1602是目前最常用的显示器件,本例是通过verilog 代码实现1602的显示(1602 display)
    2011-01-04 14:10:31下载
    积分:1
  • canny_edge_detector_latest2
    very good code for edge detection based on vhdl programming.
    2021-04-14 13:08:55下载
    积分:1
  • lgpl RS编解码 5
    lgpl RS编解码 5-6 Reed-Solomon Codes-LGPL RS codec 5-6 Reed-Solomon Codes
    2022-02-01 10:13:23下载
    积分:1
  • 量化核心的FPGA实现
    应用背景转换后的8´8块现在由64个DCT系数。第一个系数F(0,0)是直流分量和其他63个系数交流元件。直流分量F(0,0)是基本和64像素输入8´8像素块乘以缩放因子(1 / 4)C(0)C(0)= 1 / 8如图3为(美国,五)。和公司;及;及;及;及;及;及;及;及;压缩过程中的量化的变换系数。每一个64个DCT系数进行均匀量化。64量化步长对64个DCT系数量化参数形成一个8´8量化矩阵。每个在量化矩阵中的元素是1和255之间的整数。每个DCT系数F(u,v)除以相应的量化步长参数q(u,v)在量化矩阵,并将其为最近的整数:关键技术量化过程在JPEG图像压缩的关键作用。它是消除在原始图像中出现的高频率的过程。我们这样做,是因为这样的事实,眼睛是更敏感的低空间频率比更高的频率。这是通过除以值在高具有较大值的向量(更高频率的振幅)的索引比的值除以较低的频率的幅度。的在量化表中更大的值是由这个引入的更大的错误有损过程,视觉质量越小。和公司;及;与;与;与;与;与;与;与;与;与;事实是,在大多数图像中的颜色变化缓慢从一个像素到另一个。所以,大多数图像将有少量的高细节,少量的高空间频率,并拥有大量的图像信息中包含的低空间频率。
    2022-12-21 07:30:04下载
    积分:1
  • I121-v1.10
    Implementation of Serial Infrared decoder for low-speed IrDA communications.
    2013-06-14 05:38:14下载
    积分:1
  • xds100v3r2.0
    TI DSP XDS100V3仿真器原理图Rev2.0(TI DSP XDS100V3 schematic Rev2.0)
    2013-01-27 00:44:06下载
    积分:1
  • FPGA SDRAM with the operation of the specific see internal note
    用FPGA实现SDRAM的操作,具体操作见内部说明文件-FPGA SDRAM with the operation of the specific see internal note
    2022-01-22 01:54:54下载
    积分:1
  • MifFileGen
    VC++6.0软件生成Altera公司FPGA内部存储器ROM初始化数据mif格式文件。方便通过QuartusII导入波形等参数。强调这个是例子,生成的是一个定点的正弦数据表文件,需要用到的请自行修改源代码。(This software generates internal memory ROM initialization mif format data file for FPGA product by Altera. Facilitate the passage of the waveform parameters such as import QuartusII)
    2013-07-19 02:32:45下载
    积分:1
  • LDPCtest
    ldpc编码器ru算法的verilog语言的完整实现,希望对您有用(ldpc encoder, RU, VERILOG,altera)
    2021-01-07 14:08:53下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载